專利名稱：超級結器件及其制造方法
技術領域：
本發明涉及半導體集成電路制造領域，特別是涉及一種超級結器件；本發明還涉及一種超級結器件的制造方法。
背景技術：
超級結MOSFET (金氧半場效晶體管)器件采用新的耐壓層結構_利用一系列的交替排列的P型和N型半導體薄層來在截止狀態下在較低電壓下就將P型N型區耗盡，實現電荷相互補償，從而使P型N型區在高摻雜濃度下能實現高的擊穿電壓，從而同時獲得低導通電阻和高擊穿電壓，打破傳統功率MOSFET理論極限。如圖1所示，是現有超級結器件的結構示意圖；該超級結器件為一超級結P型MOSFET器件，包括
P+硅襯底101，在所述P+硅襯底上形成有N型外延層。
在超級結器件的單元區域中的所述N型外延層上形成有交替排列的N型薄層102 和P型薄層103，其中，單元區域為位于超級結器件的中間區域的電流流動區域。
在單元區域的各N型薄層102上方形成有N型阱區104，N型阱區104的寬度大于等于各N型薄層102的寬度。
在N型阱區104中形成有由P+摻雜區組成的源區105。
柵極多晶硅106形成于N型阱區104上方并延伸到P型薄層103上。柵極多晶硅 106的兩側分別和一個源區105自對準。被柵極多晶硅106所覆蓋的N型阱區104用于形成溝道，該溝道實現源漏導通。
源區105和溝道區都通過同一接觸孔和金屬圖形107連接。通過正面形成的金屬圖形107分別引出源極和柵極。在P+硅襯底101的背面形成有背面金屬并通過背面金屬引出漏極。
現有超級結器件的制造方法可分為兩大類第一類是利用多次光刻-外延成長和注入來獲得交替的P型和N型摻雜區即P型薄層和N型薄層。第二類是在P型硅外延層上開溝槽，往溝槽中填入N型多晶，或傾斜注入N型雜質，或填入N型外延來形成P型薄層和N型薄層。
上述第一類制造方法不僅工藝復雜，實現難度大，而且成本很高。第二類制造方法中傾斜注入由于穩定性和重復性差不能用入批量生產，因此N型外延或多晶硅填入工藝受到很大的關注。在現有工藝中，通常是采用N型外延填滿溝槽然后做CMP的工藝，但對于溝槽深度40 μ m 50 μ m或更深的情況，該工藝工藝時間長，成本相對高而且難以得到沒有縫的填充；由于外延成長在溝槽中，其缺陷控制也很困難。另外，現有技術中也有報道利用N 型摻雜的多晶硅來填充溝槽形成P型薄層和N型薄層，但現有成熟爐管工藝能得到的多晶硅的摻雜濃度一般在E18Cif3 E20CM_3的水平，不能滿足器件的N型薄層需要的E15CM_3 E17CM—3的摻雜濃度，利用現有設備來得到需要的摻雜濃度具有工藝重復性差，產能低(只能在部分爐管位置上得到可能重復`的工藝)的問題。
同已有的DMOS器件一樣，一個超級結器件是由很多的單元重復排列形成的；由于各單元的一致性，單元之間通常不存在電壓擊穿的問題，但最外圈的單元與襯底之間，存在著電壓差，易于發生擊穿；因此器件的終端保護技術十分重要，所以現有超級結器件還包括有終端結構圍繞在單元區域的外周。現有超級結器件的終端結構中，采用擴散保護環技術， 場板技術，并采用交替排列的P-N結構來實現對單元區域的保護。發明內容
本發明所要解決的技術問題是提供一種超級結器件，能降低形成P型薄層和N型薄層的工藝復雜性并降低工藝成本，能減少器件的柵極和漏極之間的寄生電容、提高器件的性能，能減少器件的終端結構的尺寸。為此，本發明還提供一種超級結器件的制造方法。
為解決上述技術問題，本發明提供的超級結器件包括單元區域和終端結構，所述單元區域位于超級結器件的中間區域，所述終端結構圍繞在所述單元區域的外周，所述單元區域中包括由側面依次接觸的氧化膜薄層、第一導電類型薄層、第二導電類型薄層和第一導電類型薄層組成的薄層單元重復排列而成的結構，所述薄層單元排列的方向為和硅襯底表面平行的橫向；所述終端結構中至少包括一個所述薄層單元。
所述薄層單元形成于第二導電類型外延層中，在所述第二導電類型外延層中形成有第一溝槽；所述氧化膜薄層由填充于所述第一溝槽的氧化層組成，兩個相鄰的所述第一溝槽之間形成有兩個所述第一導電類型薄層和一個所述第二導電類型薄層。
所述氧化膜薄層的氧化層包括填充于所述第一溝槽表面的第一氧化層以及由形成于所述第一氧化層上的第一導電類型的第二多晶硅或非晶硅氧化形成的第二氧化層。
所述第一導電類型薄層的第一導電類型雜質由所述第二多晶硅或非晶硅的第一導電類型雜質穿過所述第一氧化層擴散到所述第二導電類型外延層中得到。
所述第二導電類型薄層直接由位于兩個相鄰的所述第一溝槽之間且為兩個所述第一導電類型薄層之間的所述第二導電類型外延層組成。
在所述第二導電類型外延層中形成有第二溝槽，所述第二溝槽位于所述單元區域的各所述氧化膜薄層的正上方，所述第二溝槽的寬度大于等于所述氧化膜薄層的寬度，所述第二溝槽將和其相鄰的所述第一導電類型薄層的頂部的側面露出，在所述第二溝槽中依次形成有柵極氧化層以及柵極多晶硅，所述柵極氧化層和所述第一導電類型薄層的頂部側面接觸，所述柵極多晶硅將所述第二 溝槽完全填充。
進一步的改進是，所述超級結器件還包括
第一導電類型外延層，所述第一導電類型外延層形成于所述硅襯底表面，所述硅襯底具有第一導電類型重摻雜；所述第二導電類型外延層形成于所述第一導電類型外延層表面上；所述第一溝槽的底部位于所述第二導電類型外延層中、或者穿透所述第二導電類型外延層進入到所述第一導電類型外延層中。
第二導電類型阱區，形成于所述第二導電類型外延層的頂部區域，所述第二導電類型阱區的深度小于等于所述第二溝槽的深度，所述柵極多晶硅從側面對所述第二導電類型阱區覆蓋。
源區，由形成于所述第二導電類型阱區的頂部的第一導電類型的重摻雜區組成； 被所述柵極多晶硅覆蓋的所述第二導電類型阱區用于形成溝道，該溝道實現所對應的所述源區和所述第一導電類型薄層的電學連接。
第二導電類型接觸區，由形成于所述第二導電類型阱區中第二導電類型的重摻雜區，用于將所述第二導電類型阱區引出。
進一步的改進是，位于所述終端結構的薄層單元的所述第一導電類型薄層和所述第二導電類型薄層的寬度比大于位于所述單元區域的薄層單元的所述第一導電類型薄層和所述第二導電類型薄層的寬度比。
進一步的改進是，所述超級結器件為N型超級結器件，第一導電類型為N型，第二導電類型為P型；或者，所述超級結器件為P型超級結器件，第一導電類型為P型，第二導電類型為N型。
為解決上述技術問題，本發明提供的超級結器件的制造方法包括如下步驟
步驟一、提供一具有第一導電類型重摻雜的娃襯底，在所述娃襯底上形成第一導電類型外延層。
步驟二、在所述第一導電類型外延層上形成第二導電類型外延層。
步驟三、在所述第二導電類型外延層上淀積第一硬掩模介質層，采用光刻刻蝕工藝形成第一溝槽的圖形結構，所述第一溝槽的底部位于所述第二導電類型外延層中、或者穿透所述第二導電類型外延層進入到所述第一導電類型外延層中；去除所述第一硬掩模介質層。
步驟四、采用熱氧化工藝在所述第一溝槽的底部和側壁表面以及所述第一溝槽外部的所述第二導電類型外延層表面形成第一氧化層。
步驟五、采用淀積工藝在所述第一氧化層表面上淀積具有第一導電類型的第二多晶硅或非晶硅。
步驟六、采用化學機械研磨或反刻工藝將位于所述第一溝槽外部的所述第二多晶硅或非晶硅去除，所述第二多晶硅或非晶硅僅保留于所述第一溝槽中。
步驟七、采用擴散工藝將所述第二多晶硅或非晶硅的第一導電類型雜質穿過所述第一氧化層擴散到所述第二導電類型外延層中，由擴散了所述第一導電類型雜質的所述第二導電類型外延層組成第一導電類型薄層，由未擴散所述第一導電類型雜質的所述第二導電類型外延層組成第二導電類型薄層，每兩個相鄰的所述第一溝槽之間形成有兩個所述第一導電類型薄層和一個所述第二導電類型薄層。在所述擴散工藝中，所述第二多晶硅或非晶硅的第一導電類型雜質也擴散到所述第一溝槽的底部。
步驟八、將所述第二多晶硅或非晶硅全部氧化形成第二氧化層，并在單元區域形成由側面依次接觸的氧化膜薄層、所述第一導電類型薄層、所述第二導電類型薄層和所述第一導電類型薄層組成的薄層單元重復排列而成的結構，所述薄層單元排列的方向為和硅襯底表面平行的橫向；所述氧化膜薄層的氧化層包括填充于所述第一溝槽中的所述第一氧化層和所述第二氧化層；在終端結構中也形成至少一個所述薄層單元。
步驟九、采用光刻刻蝕工藝 在所述第二導電類型外延層中形成第二溝槽，所述第二溝槽位于所述單元區域的各所述氧化膜薄層的正上方，所述第二溝槽的寬度大于等于所述氧化膜薄層的寬度，所述第二溝槽將和其相鄰的所述第一導電類型薄層的頂部的側面露出。
步驟十、在所述第二溝槽的底部和側壁表面淀積柵極氧化層，在所述柵極氧化層上淀積柵極多晶硅，所述柵極氧化層和所述柵極多晶硅也同時淀積到所述第二溝槽的外部表面上；形成于所述第二溝槽中的所述柵極氧化層和所述第一導電類型薄層的頂部側面接觸，所述柵極多晶硅將所述第二溝槽完全填充。
步驟十一、將形成于所述第二溝槽外部的所述柵極多晶硅和所述柵極氧化層去除。
步驟十二、在所述第二導電類型外延層的頂部區域形成第二導電類型阱區，所述第二導電類型阱區的深度小于等于所述第二溝槽的深度，所述柵極多晶硅從側面對所述第二導電類型阱區覆蓋。
步驟十三、進行第一導電類型的重摻雜注入形成源區，所述源區形成于所述第二導電類型阱區的頂部；被所述柵極多晶硅覆蓋的所述第二導電類型阱區用于形成溝道，該溝道實現所對應的所述源區和所述第一導電類型薄層的電學連接。
步驟十四、形成層間膜；采用光刻刻蝕工藝形成接觸孔，所述接觸孔穿過所述層間膜并和所述柵極多晶硅、或所述源區接觸。
步驟十五、在所述源區上方的所述接觸孔底部進行第二導電類型的重摻雜注入形成第二導電類型接觸區，該第二導電類型接觸區和所述源區底部的所述第二導電類型阱區接觸并用于將所述第二導電類型阱區引出。
步驟十六、形成正面金屬圖形。
步驟十七、對所述硅襯底進行背面減薄并形成背面金屬。
進一步的改進是，所述第二多晶硅或非晶硅的厚度小于等于所述第一溝槽的寬度的O. 25倍。
進一步的改進是，步驟八中形成所述第二氧化層后，所述第一氧化層和所述第二氧化層將所述第一溝槽完成填充，由所述第一氧化層和所述第二氧化層組成所述氧化膜薄層。
進一步的改進是，步驟八中形成所述第二氧化層后，在所述第一溝槽的中間區域所述第二氧化層未合并而留有空隙，由未將所述第一溝槽完全填充的所述第一氧化層和所述第二氧化層組成所述氧化膜薄層；或者，步驟八中形成所述第二氧化層后，在所述第一溝槽的中間區域所述第二氧化層未合并而留有空隙，通過旋涂或化學氣相淀積工藝形成第三氧化層將所述第一溝槽的空隙完全填滿，由所述第一氧化層、所述第二氧化層和所述第三氧化層組成所述氧化膜薄層。
進一步的改進是，位于所述終端結構的薄層單元的所述第一導電類型薄層和所述第二導電類型薄層的寬度比大于位于所述單元區域的薄層單元的所述第一導電類型薄層和所述第二導電類型薄層的寬度比。
進一步的改進是，所述超級結器件為N型超級結器件，第一導電類型為N型，第二導電類型為P型；或者，所述超級結器件為P型超級結器件，第一導電類型為 P型，第二導電類型為N型。
本發明具有如下有益效果
1、本發明的P型薄層和N型薄層中的一個半導體薄層是由外延層直接組成，另一個半導體薄層是由形成于外延層的溝槽中的多晶硅穿過一層氧化層向外延層中摻雜形成的，由于多晶硅對外延層摻雜時要穿過一層氧化層，這樣得到的外延層的摻雜濃度能夠比多晶硅的摻雜濃度小幾個數量級。而由于現有成熟爐管工藝能得到的多晶硅的摻雜濃度一般在E18CM—3 E20CM—3的水平，而超級結器件的半導體薄層需要摻雜濃度為E15CM—3 E17CM_3水平，故本發明能夠很方便的利用E18CM_3 E20CM_3摻雜水平的多晶硅來得到摻雜濃度為E15CM_3 E17CM_3的半導體薄層，所以本發明的工藝簡單、重復性好，產能也高，能降低形成P型薄層和N型薄層的工藝復雜性并降低工藝成本。
2、另外本發明的半導體薄層都是由同一外延層經過不同摻雜形成，相對于現有技術中采用外延工藝填充溝槽形成半導體薄層的工藝結構和方法，本發明不需要采用外延工藝來填充溝槽，故能大大縮減工藝時間、降低工藝成本，而且由于兩種半導體薄層都是由同一外延層經摻雜后形成的，故本發明半導體薄層是不會出現縫隙的，故本發明的半導體薄層質量也能提聞。
3、本發明超級結器件的單元區域中重復排列的薄層單元還包括了氧化膜薄層，器件的柵極溝槽形成于氧化膜薄層上方，能夠增加柵極和漏極之間的介質層的厚度，所以能減少器件的柵極和漏極之間的寄生電容、提高器件的性能。
4、本發明超級結器件的終端結構也包括有薄層單元，由于薄層單元包括了氧化膜薄層，該氧化膜薄層能夠承受較高電壓且具有較小尺寸，相對于現有采用P型薄層和N型薄層的結構能夠進一步的減少終端結構的尺寸。
下面結合附圖和具體實施方式
對本發明作進一步詳細的說明
圖1是現有超級結器件的結構示意圖2是本發明實施例一超級結器件的結構示意圖3是本發明實施例二超級結器件的結構示意圖4A-圖4G是本發明實施例一超級結器件的制造方法的各步驟中器件的結構示意圖5A-圖5B是本發明實施例二超級結器件的制造方法的各步驟中器件的結構示意圖。
具體實施方式
如圖2所示，是本發明實施例一超級結器件的結構示意圖；本發明實施例一以 600V的超級結N型MOSFET器件為例進行說明，本發明實施例一超級結器件形成于硅襯底 I上,所述硅襯底I為N型重摻雜，所述硅襯底I的電阻率為O. 001歐姆·厘米 O. 003歐姆·厘米。在所述硅襯底I上形成有N型外延層2，所述N型外延層2的厚度為8 μ m 15 μ m，所述N型外延層2為N型輕摻雜，摻雜濃度小于所述硅襯底I的摻雜濃度。在所述N 型外延層2上形成有P型外延層3，所述P型外延層3的厚度為30 μ m 40 μ m，所述P型外延層3的摻雜濃度為E15QT3 E17CM—3，為所要形成的P型薄層所需要的濃度。
本發明實施例一超級結器件包括單元區域和終端結構，所述單元區域位于超級結器件的中間區域，所述終端結構圍繞在所述單元區域的外周。
所述單元區域中包括由側面依次接觸的氧化膜薄層8、N型薄層3a、P型薄層3B和 N型薄層3a組成的薄層單元重復排列而成的結構，所述薄層單元排列的方向為和硅襯底I 表面平行的橫向。所述終端結構中至少包括一個所述薄層單元；且位于所述終端結構的薄層單元的所述N型薄層3a和所述P型薄層3B的寬度比大于位于所述單元區域的薄層單元的所述N型薄層3a和所述P型薄層3B的寬度比。
所述薄層單元形成于所述P型外延層3中，在所述P型外延層3中形成有第一溝槽；所述第一溝槽的底部位于所述P型外延層3中、或者穿透所述P型外延層3進入到所述 N型外延層2中。所述第一溝槽的寬度大于0.5 μ m。
所述氧化膜薄層8由填充于所述第一溝槽的氧化層組成，兩個相鄰的所述第一溝槽之間形成有兩個所述N型薄層3a和一個所述P型薄層3B。
所述氧化膜薄層8的氧化層包括填充于所述第一溝槽表面的第一氧化層以及由形成于所述第一氧化層上的N型的第二多晶硅或非晶硅氧化形成的第二氧化層。所述第一氧化層為熱氧化膜，所述第一氧化層的厚度為20埃 1000埃。所述第二多晶硅或非晶硅的厚度小于等于所述第一溝槽的寬度的O. 25倍，所述第二多晶硅或非晶硅的摻雜濃度高于 1E19CM'
所述N型薄層3a的N型雜質由所述第二多晶硅或非晶硅的N型雜質穿過所述第一氧化層擴散到所述P型外延層3中得到。擴散工藝的最高溫度為1200°C。
所述P型薄層3B直接由位于兩個相鄰的所述第一溝槽之間且為兩個所述N型薄層3a之間的所述P型外延層3組成。
在所述P型外延層3中形成有第二溝槽，所述第二溝槽位于所述單元區域的各所述氧化膜薄層8的正上方，所述第二溝槽的寬度等于所述氧化膜薄層8的寬度，即將所述氧化膜薄層8的頂部部分去除后形成所述第二溝槽，所述第二溝槽將和其相鄰的所述N型薄層3a的頂部的側面露出也即和所述氧化膜薄層8相鄰的兩個所述N型薄層3a共用一個所述第二溝槽。在所述第二溝槽中依次形成有柵極氧化層11以及柵極多晶硅12，所述柵極氧化層11和所述N型薄層3a的頂部側面接觸，所述柵極多晶硅12將所述第二溝槽完全填充。
P型阱區13，形成于所述P型外延層3的頂部區域，所述P型阱區13的深度小于等于所述第二溝槽的深度，所述柵極多晶硅12從側面對所述P型阱區13覆蓋
源區14，由形成于所述P型阱區13的頂部的N型的重摻雜區組成。被所述柵極多晶硅12覆蓋的所述P型阱區13用于形成溝道，該溝道實現所對應的所述源區14和所述N 型薄層的電學連接。
P型接觸區15，由形成于所述P型阱區13中P型的重摻雜區，用于將所述P型阱區13引出。
層間膜16用于實現器件和正面金屬之間的隔離。所述源區14通過接觸孔和正面金屬17相連并引出源極，所述P型接觸區15位于所述源區14的接觸孔下方并和所述源區 14連接在一起，也通過所述源區14的接觸孔連接到源極。所述柵極多晶硅12通過接觸孔和正面金屬17相連并引出柵極。在所述硅襯底I的背面形成有背面金屬18，通過所述背面金屬18引出漏極。
如圖3所示，是本發明實施例二超級結器件的結構示意圖。本發明實施例二和本發明實施例一的區別之處為本發明實施例二的所述第二溝槽的寬度等于所述氧化膜薄層 8的寬度，即形成所述第二溝槽時，先需要進行氧化物刻蝕將所述氧化膜薄層8的頂部部分去除，和所述氧化膜薄層8的被去除部分相鄰的所述N型薄層3a的頂部的側面露出；之后進行硅刻蝕，將所述N型薄層3a的頂部部分刻蝕使所述第二溝槽加寬和加深，形成的所述第二溝槽周側的底部位置要低于所述氧化膜薄層8的頂部位置。
如圖4A至圖4G所示，是本發明實施例一超級結器件的制造方法的各步驟中器件的結構示意圖；本發明實施例一方法也是以600V的超級結N型MOSFET器件為例進行說明。 本發明實施例一超級結器件的制造方法包括如下步驟
步驟一、如圖4A所示，提供一具有N型重摻雜的硅襯底I，所述硅襯底I的電阻率為O. 001歐姆·厘米 O. 003歐姆·厘米。在所述硅襯底I上形成N型外延層2。所述N 型外延層2的厚度為8 μ m 15 μ m，所述N型外延層2為N型輕摻雜，摻雜濃度小于所述硅襯底I的摻雜濃度。
步驟二、如圖4A所示，在所述N型外延層2上形成P型外延層3。所述P型外延層 3的厚度為30 μ m 40 μ m。所述P型外延層3的摻雜濃度為E15CM_3 E17CM_3，為所要形成的P型薄層所需要的濃度。
步驟三、如圖4A所示，在所述P型外延層3上淀積第一硬掩模介質層4，該第一硬掩模介質層4為10000埃的氧化硅。采用光刻刻蝕工藝形成第一溝槽5的圖形結構，所述第一溝槽5的底部位于所述P型外延層3中、或者穿透所述P型外延層3進入到所述N型外延層2中；所述第一溝槽的寬度大于O. 5 μ m。去除所述第一硬掩模介質層4。
步驟四、如圖4B所示，采用熱氧化工藝在所述第一溝槽5的底部和側壁表面以及所述第一溝槽5外部的所述P型外延層3表面形成第一氧化層6。所述第一氧化層6的位于所述第一溝槽5的底部和側壁表面部分的厚度為20埃 1000埃，所述第一氧化層6的位于所述第一溝槽5外部的所述P型外延層3表面部分的厚度為大于5000埃。
步驟五、如圖4B所示，采用淀積工藝在所述第一氧化層6表面上淀積具有N型的第二多晶硅或非晶硅7。所述第二多晶硅或非晶硅的厚度小于等于所述第一溝槽的寬度的 O. 25倍，所述第二多晶硅或非晶硅的摻雜濃度高于1E19CM_3。
步驟六、如圖4C所示，采用化學機械研磨或反刻工藝將位于所述第一溝槽5外部的所述第二多晶硅或非晶硅7去除，所述第二多晶硅或非晶硅7僅保留于所述第一溝槽5 中。
步驟七、如圖4C所示，采用擴散工藝將所述第二多晶硅或非晶硅7的N型雜質穿過所述第一氧化層6擴散到所述P型外延層3中，由擴散了所述N型雜質的所述P型外延層3組成N型薄層3a，由未擴散所述N型雜質的所述P型外延層3組成P型薄層3B，每兩個相鄰的所述第一溝槽5之間形成有兩個所述N型薄層3a和一個所述P型薄層3B。擴散工藝的最高溫度為1200°C。所述N型薄層3a的摻雜濃度能夠通過優化組合所述第二多晶硅或非晶硅的摻雜濃度、所述第一氧化層6以及所述擴散工藝條件同時考慮到后續的熱過程而得到。
對于所述P型外延層3的摻雜濃度選定后，如果器件單元的尺寸已確認，所述第一溝槽5的寬度和間距已確定，那么最后形成的所述N型薄層3a和所述P型薄層3B的尺寸，所述P型薄層3B的摻雜濃度要根據所述P型薄層3B最小的期望和電荷平衡的要求來設定。而所述第一氧化層6厚度，所述第二多晶硅或非晶硅 的N型摻雜濃度，所述擴散工藝的溫度和時間條件等都要進行優化才能得到很好的器件特性，特別注意所述N型薄層3a 的尺寸和雜質濃度將受到所述擴散工藝之后的熱過程影響，器件工藝設計是要將之考慮進去。
在所述擴散工藝中，所述第二多晶硅或非晶硅7的N型雜質也擴散到所述第一溝槽5的底部。如果所述第一溝槽5的底部位于所述P型外延層3中，則所述第二多晶硅或非晶硅7向所述第一溝槽5的底部擴散的N型雜質使擴散了 N型雜質的所述P型外延層3 反型為N型外延層，并且該反型形成的N型外延層和步驟一形成的所述N型外延層2相連接。
步驟八、如圖4D所示，將所述第二多晶硅或非晶硅7全部氧化形成第二氧化層，并在單元區域形成由側面依次接觸的氧化膜薄層8、所述N型薄層3a、所述P型薄層3B和所述N型薄層3a組成的薄層單元重復排列而成的結構，所述薄層單元排列的方向為和硅襯底 I表面平行的橫向。所述氧化膜薄層8的氧化層包括填充于所述第一溝槽5中的所述第一氧化層6和所述第二氧化層。所述氧化膜薄層8的延伸到所述第一溝槽5外部的所述P型外延層3表面的部分為氧化膜8a。
如果形成所述第二氧化層后，所述第一氧化層6和所述第二氧化層將所述第一溝槽5完全填充，此時，由所述第一氧化層6和所述第二氧化層組成所述氧化膜薄層8。
如果形成所述第二氧化層后，在所述第一溝槽5的中間區域所述第二氧化層未合而并留有空隙，此時也能由未將所述第一溝槽5完全填充的所述第一氧化層6和所述第二氧化層組成所述氧化膜薄層8。
或者，如果形成所述第二氧化層后，在所述第一溝槽5的中間區域所述第二氧化層未合而并留有空隙時，也能通過旋涂或化學氣相淀積工藝形成第三氧化層將所述第一溝槽5的空隙完全填滿，此時，由所述第一氧化層6、所述第二氧化層和所述第三氧化層組成所述氧化膜薄層8。
在終端結構中也形成至少一個所述薄層單元，位于所述終端結構的薄層單元的所述N型薄層3a和所述P型薄層3B的寬度比大于位于所述單元區域的薄層單元的所述N型薄層3a和所述P型薄層3B的寬度比。
步驟九、如圖4E所示，采用光刻形成由光刻膠9組成的窗口定義出形成所述第二溝槽的區域。所述第二溝槽的區域位于所述單元區域的各所述氧化膜薄層8的正上方，所述第二溝槽的寬度等于所述氧化膜薄層8的寬度。
如圖4F所示，采用刻蝕工藝在所述P型外延層3中形成所述第二溝槽。由于所述第二溝槽位于所述單元區域的各所述氧化膜薄層8的正上方且所述第二溝槽的寬度等于所述氧化膜薄層8的寬度，僅需對所述氧化膜薄層8的頂部部分進行刻蝕就能得到所述第二溝槽，并不需要刻蝕所述氧化膜薄層8兩側的所述N型薄層3a。刻蝕工藝之后，所述第二溝槽的深度為I μ m 6 μ m，所述第二溝槽將和其相鄰的所述N型薄層3a的頂部的側面露出。之后將所述光刻膠9去除，也將位于所述P型外延層3表面的所述氧化膜8a去除。
步驟十、如圖4G所示，在所述第二溝槽的底部和側壁表面淀積柵極氧化層11，在所述柵極氧化層11上淀積柵極多晶硅12，所述柵極氧化層11和所述柵極多晶硅12也同時淀積到所述第二溝槽的外部表面上，其中氧化層10為形成于所述第二溝槽外部表面上的部分。形成于所述第二溝槽中的所述柵極氧化層11和所述N型薄層3a的頂部側面接觸， 所述柵極多晶硅12將所述第二溝槽完全填充。所述柵極氧化層11的厚度為800埃 1000 埃，所述柵極多晶硅12的厚度2000埃 4000埃。
步驟十一、如圖4G所示，將形成于所述第二溝槽外部的所述柵極多晶硅12，以及所述柵極氧化層11即氧化層10去除。
步驟十二、如圖4G所示，采用P阱注入加推阱工藝在所述P型外延層3的頂部區域形成P型阱區13，所述P型阱區13的深度小于所述第二溝槽的深度，所述柵極多晶硅12 從側面對所述P型阱區13覆蓋。
步驟十三、如圖2所示，進行N型的重摻雜注入形成源區14，所述源區14形成于所述P型阱區13的頂部。被所述柵極多晶硅13覆蓋的所述P型阱區13用于形成溝道，該溝道實現所對應的所述源區14和所述N型薄層3a的電學連接。
步驟十四、如圖2所示，形成層間膜16，所述層間膜16的厚度為8000埃 10000 埃。采用光刻刻蝕工藝形成接觸孔，所述接觸孔穿過所述層間膜16并和所述柵極多晶硅 12、或所述源區14接觸。
步驟十五、如圖2所示，在所述源區14上方的所述接觸孔底部進行P型的重摻雜注入形成P型接觸區15，該P型接觸區15和所述源區14底部的所述P型阱區13接觸并用于將所述P型阱區13引出。
步驟十六、如圖2所示，形成正面金屬16，所述正面金屬16的厚度為20000埃 40000埃。采用光刻刻蝕工藝對所述正面金屬16進行刻蝕形成源極和柵極的圖形結構。
步驟十七、如圖2所示，對所述硅襯底I進行背面減薄并形成背面金屬18。
如圖5A至圖5B所示，是本發明實施例二超級結器件的制造方法的各步驟中器件的結構示意圖；本發明實施例二方法和本發明實施例一方法僅有步驟九不同，其它步驟都相同，本發明實施例二方法的步驟九為
步驟九、如圖5A所示，采用光刻形成由光刻膠9組成的窗口定義出形成所述第二溝槽的區域。所述第二溝槽的區域位于所述單元區域的各所述氧化膜薄層8的正上方，所述第二溝槽的寬度大于所述氧化膜薄層8的寬度。
如圖5B所示，采用刻蝕工藝在所述P型外延層3中形成所述第二溝槽，刻蝕時分兩步進行
首先、采用氧化物刻蝕工藝將所述氧化膜薄層8的頂部部分去除，和所述氧化膜薄層8的被去除部分相鄰的所述N型薄層3a的頂部的側面露出。氧化物刻蝕時能夠通過終點檢測(End point detect, EPD)停止于娃界面上,能提高工藝的穩定性。
之后進行硅刻蝕，該硅刻蝕工藝對所述N型薄層3a的頂部部分進行刻蝕使所述第二溝槽加寬和加深，形成的所述第二溝槽周側的底部位置要低于所述氧化膜薄層8的頂部位置。該硅刻蝕工藝和現有工藝中形成硅溝槽的刻蝕工藝完全兼容。這樣，即使所述氧化膜薄層8的厚度有一定的變化，對所述第二溝槽的深度的影響不大，能夠提供器件的穩定性， 使生產控制的難度降低。
上述各實施例中，都是以超級結N型MOSFET器件為例進行說明，對N和P型摻雜進行對應替換，能夠得到超級結P型MOSFET器件。
如果將超級結N型MOSFET器件的N型重摻雜的硅襯底替換為P型重摻雜的硅襯底，則能得到具有超級結結構的IGBT (絕緣柵雙極型晶體管)器件。將超級結P型MOSFET 器件的P型重摻雜的硅襯底替換為N型重摻雜的硅襯底，則也能得到另一具有超級結結構的IGBT器件。
如果不形成超級結N型或P型MOSFET器件的第二溝槽、柵極氧化層、柵極多晶硅和源區，則能夠得到具有超級結結構的高壓高性能的二極管。
以上通過具體實施例對本發明進行了詳細的說明，但這些并非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護范圍。
權利要求
1.一種超級結器件，包括單元區域和終端結構，所述單元區域位于超級結器件的中間區域，所述終端結構圍繞在所述單元區域的外周，其特征在于所述單元區域中包括由側面依次接觸的氧化膜薄層、第一導電類型薄層、第二導電類型薄層和第一導電類型薄層組成的薄層單元重復排列而成的結構，所述薄層單元排列的方向為和硅襯底表面平行的橫向； 所述終端結構中至少包括一個所述薄層單元；所述薄層單元形成于第二導電類型外延層中，在所述第二導電類型外延層中形成有第一溝槽；所述氧化膜薄層由填充于所述第一溝槽的氧化層組成，兩個相鄰的所述第一溝槽之間形成有兩個所述第一導電類型薄層和一個所述第二導電類型薄層；所述氧化膜薄層的氧化層包括填充于所述第一溝槽表面的第一氧化層以及由形成于所述第一氧化層上的第一導電類型的第二多晶硅或非晶硅氧化形成的第二氧化層；所述第一導電類型薄層的第一導電類型雜質由所述第二多晶硅或非晶硅的第一導電類型雜質穿過所述第一氧化層擴散到所述第二導電類型外延層中得到；所述第二導電類型薄層直接由位于兩個相鄰的所述第一溝槽之間且為兩個所述第一導電類型薄層之間的所述第二導電類型外延層組成；在所述第二導電類型外延層中形成有第二溝槽，所述第二溝槽位于所述單元區域的各所述氧化膜薄層的正上方，所述第二溝槽的寬度大于等于所述氧化膜薄層的寬度，所述第二溝槽將和其相鄰的所述第一導電類型薄層的頂部的側面露出，在所述第二溝槽中依次形成有柵極氧化層以及柵極多晶硅，所述柵極氧化層和所述第一導電類型薄層的頂部側面接觸，所述柵極多晶硅將所述第二溝槽完全填充。
2.如權利要求1所述的超級結器件，其特征在于，所述超級結器件還包括第一導電類型外延層，所述第一導電類型外延層形成于所述娃襯底表面，所述娃襯底具有第一導電類型重摻雜；所述第二導電類型外延層形成于所述第一導電類型外延層表面上；所述第一溝槽的底部位于所述第二導電類型外延層中、或者穿透所述第二導電類型外延層進入到所述第一導電類型外延層中；第二導電類型阱區，形成于所述第二導電類型外延層的頂部區域，所述第二導電類型阱區的深度小于等于所述第二溝槽的深度，所述柵極多晶硅從側面對所述第二導電類型阱區覆蓋；源區，由形成于所述第二導電類型阱區的頂部的第一導電類型的重摻雜區組成；被所述柵極多晶硅覆蓋的所述第二導電類型阱區用于形成溝道，該溝道實現所對應的所述源區和所述第一導電類型薄層的電學連接；第二導電類型接觸區，由形成于所述第二導電類型阱區中第二導電類型的重摻雜區， 用于將所述第二導電類型阱區引出。
3.如權利要求1所述的超級結器件，其特征在于位于所述終端結構的薄層單元的所述第一導電類型薄層和所述第二導電類型薄層的寬度比大于位于所述單元區域的薄層單元的所述第一導電類型薄層和所述第二導電類型薄層的寬度比。
4.如權利要求1或2或3所述的超級結器件，其特征在于所述超級結器件為N型超級結器件，第一導電類型為N型，第二導電類型為P型；或者，所述超級結器件為P型超級結器件，第一導電類型為P型，第二導電類型為N型。
5.一種超級結器件的制造方法，其特征在于，包括如下步驟步驟一、提供一具有第一導電類型重摻雜的硅襯底，在所述硅襯底上形成第一導電類型外延層；步驟二、在所述第一導電類型外延層上形成第二導電類型外延層；步驟三、在所述第二導電類型外延層上淀積第一硬掩模介質層，采用光刻刻蝕工藝形成第一溝槽的圖形結構，所述第一溝槽的底部位于所述第二導電類型外延層中、或者穿透所述第二導電類型外延層進入到所述第一導電類型外延層中；去除所述第一硬掩模介質層；步驟四、采用熱氧化工藝在所述第一溝槽的底部和側壁表面以及所述第一溝槽外部的所述第二導電類型外延層表面形成第一氧化層；步驟五、采用淀積工藝在所述第一氧化層表面上淀積具有第一導電類型的第二多晶硅或非晶硅；步驟六、采用化學機械研磨或反刻工藝將位于所述第一溝槽外部的所述第二多晶硅或非晶硅去除，所述第二多晶硅或非晶硅僅保留于所述第一溝槽中；步驟七、采用擴散工藝將所述第二多晶硅或非晶硅的第一導電類型雜質穿過所述第一氧化層擴散到所述第二導電類型外延層中，由擴散了所述第一導電類型雜質的所述第二導電類型外延層組成第一導電類型薄層，由未擴散所述第一導電類型雜質的所述第二導電類型外延層組成第二導電類型薄層，每兩個相鄰的所述第一溝槽之間形成有兩個所述第一導電類型薄層和一個所述第二導電類型薄層； 步驟八、將所述第二多晶硅或非晶硅全部氧化形成第二氧化層，并在單元區域形成由側面依次接觸的氧化膜薄層、所述第一導電類型薄層、所述第二導電類型薄層和所述第一導電類型薄層組成的薄層單元重復排列而成的結構，所述薄層單元排列的方向為和硅襯底表面平行的橫向；所述氧化膜薄層的氧化層包括填充于所述第一溝槽中的所述第一氧化層和所述第二氧化層；在終端結構中也形成至少一個所述薄層單元；步驟九、采用光刻刻蝕工藝在所述第二導電類型外延層中形成第二溝槽，所述第二溝槽位于所述單元區域的各所述氧化膜薄層的正上方，所述第二溝槽的寬度大于等于所述氧化膜薄層的寬度，所述第二溝槽將和其相鄰的所述第一導電類型薄層的頂部的側面露出； 步驟十、在所述第二溝槽的底部和側壁表面淀積柵極氧化層，在所述柵極氧化層上淀積柵極多晶硅，所述柵極氧化層和所述柵極多晶硅也同時淀積到所述第二溝槽的外部表面上；形成于所述第二溝槽中的所述柵極氧化層和所述第一導電類型薄層的頂部側面接觸， 所述柵極多晶硅將所述第二溝槽完全填充；步驟十一、將形成于所述第二溝槽外部的所述柵極多晶硅和所述柵極氧化層去除； 步驟十二、在所述第二導電類型外延層的頂部區域形成第二導電類型阱區，所述第二導電類型阱區的深度小于等于所述第二溝槽的深度，所述柵極多晶硅從側面對所述第二導電類型阱區覆蓋；步驟十三、進行第一導電類型的重摻雜注入形成源區，所述源區形成于所述第二導電類型阱區的頂部；被所述柵極多晶硅覆蓋的所述第二導電類型阱區用于形成溝道，該溝道實現所對應的所述源區和所述第一導電類型薄層的電學連接；步驟十四、形成層間膜；采用光刻刻蝕工藝形成接觸孔，所述接觸孔穿過所述層間膜并和所述柵極多晶硅、或所述源區接觸；步驟十五、在所述源區上方的所述接觸孔底部進行第二導電類型的重摻雜注入形成第二導電類型接觸區，該第二導電類型接觸區和所述源區底部的所述第二導電類型阱區接觸并用于將所述第二導電類型阱區引出；步驟十六、形成正面金屬圖形；步驟十七、對所述硅襯底進行背面減薄并形成背面金屬。
6.如權利要求5所述的方法，其特征在于所述第二多晶硅或非晶硅的厚度小于等于所述第一溝槽的寬度的O. 25倍。
7.如權利要求5所述的制造方法，其特征在于步驟八中形成所述第二氧化層后，所述第一氧化層和所述第二氧化層將所述第一溝槽完成填充，由所述第一氧化層和所述第二氧化層組成所述氧化膜薄層。
8.如權利要求5所述的方法，其特征在于步驟八中形成所述第二氧化層后，在所述第一溝槽的中間區域所述第二氧化層未合并而留有空隙，由未將所述第一溝槽完全填充的所述第一氧化層和所述第二氧化層組成所述氧化膜薄層；或者，步驟八中形成所述第二氧化層后，在所述第一溝槽的中間區域所述第二氧化層未合并而留有空隙，通過旋涂或化學氣相淀積工藝形成第三氧化層將所述第一溝槽的空隙完全填滿，由所述第一氧化層、所述第二氧化層和所述第三氧化層組成所述氧化膜薄層。
9.如權利要求5所述的方法，其特征在于位于所述終端結構的薄層單元的所述第一導電類型薄層和所述第二導電類型薄層的寬度比大于位于所述單元區域的薄層單元的所述第一導電類型薄層和所述第二導電類型薄層的寬度比。
10.如權利要求5或6或7或8或9所述的超級結器件，其特征在于所述超級結器件為N型超級結器件，第一導電類型為N型，第二導電類型為P型；或者，所述超級結器件為P 型超級結器件，第一導電類型為P型，第二導電類型為N型。
全文摘要
本發明公開了一種超級結器件，單元區域中包括由氧化膜薄層、第一導電類型薄層、第二導電類型薄層和第一導電類型薄層組成的薄層單元重復排列而成的結構，終端結構中至少包括一個薄層單元。第一導電類型薄層的第一導電類型雜質由填充于氧化膜薄層所在位置處的溝槽中的多晶硅或非晶硅的雜質穿過一氧化層擴散到第二導電類型外延層中得到的。在氧化膜薄層的頂部形成有溝槽式柵極結構。本發明還公開了一種超級結器件的制造方法。本發明能降低形成P型薄層和N型薄層的工藝復雜性并降低工藝成本，能減少器件的柵極和漏極之間的寄生電容、提高器件的性能，能減少器件的終端結構的尺寸。
文檔編號H01L21/336GK103035721SQ20121032611
公開日2013年4月10日 申請日期2012年9月5日 優先權日2012年9月5日
發明者肖勝安 申請人:上海華虹Nec電子有限公司