專利名稱：一種單晶硅襯底上制備硅納米線的方法
技術領域：
本發明涉及集成電路制造技術領域，特別涉及ー種ー維硅納米線的制備方法。
背景技術：
近年來，伴隨人們在納米技術領域的不斷探索和研究，具有一維納米結構的材料，如硅納米線，引起了越來越多的人的眼球。硅納米線具有顯著的量子效應、超大的比表面積等特性，在電子器件、生物傳感器等領域有著良好的應用前景。因此，如何用一種簡單、可控、低成本的方式制備出硅納米線，成為了ー項重要的課題。硅納米線的制備方法主要可以分為“自底向上”(bottom-up)和“自頂向下”(top-down)兩大類。自頂向下是硅納米線的傳統制備方法。自底向上的方法主要是依靠納 米技術，利用催化劑催化生長納米線，該方法雖然可以一次性大批量生產出硅納米線，但是很難實現納米線的定位生長，并且和傳統的自頂向下的CMOS集成電路加工エ藝方式有著本質的區別，兼容性可能會成為阻礙其應用的一塊絆腳石。而隨著半導體エ藝技術水平的不斷進步，依靠薄膜制備、光刻與刻蝕等技術制備硅納米線的自頂向下的方法越來越成熟。目前，人們已經公布了多種采用自頂向下的方式制備硅納米線。譬如，基于SOI襯底，N. Singh小組采用交替式移相掩膜光刻(alternating phase shift masklithography)、裁剪技術和干法刻蝕得到了長度不同、寬度在40nm至50nm之間的娃納米線條，完成后續エ藝后得到了娃納米線圍柵器件(N. Singh et al. , Ultra-Narrow SiliconNanowire Gate~A丄丄一Arouna CMOS Devices:1mpact of Diameter, Channel-Orientationand Low Temperature on Device Performance, IEEE International electron DevicesMeeting, 2006)。另外，也可以利用TMAH溶液在硅的不同晶面的高腐蝕選擇比在SOI襯底上加工制備硅納米線(中國專利，授權公告號CN 1215530C)。但是，眾所周知的，SOI硅片的成本很高，不符合大生產時降低成本的要求。而基于單晶硅襯底制備硅納米線則能大大降低成本。譬如基于單晶硅襯底，田豫小組通過電子束曝光定義硅納米線寬度，采用干法和濕法刻蝕硅襯底，得到了懸空的硅納米線，并進一歩制備出了晶體管(Yu Tian et al. , New Self-Aligned Silicon Nanowire Transistorson Bulk Substrate Fabricated by Ep1-Free Compatible CMOS Technology: ProcessIntegration, Experimental Characterization of Carrier Transport and LowFrequency Noise, IEEE International Electron Devices Meeting, 2007)。 SungDae Suk等人在體娃襯底上外延SiGe/Si,并腐蝕SiGe犧牲層釋放懸空納米線(SungDae Suk et al. , High Performance 5nm Radius Twin Silicon Nanowire MOSFET(TSNWFET): Fabrication on Bulk Si Wafer, Characteristics, and Reliability, IEEEInternational Electron Devices Meeting, 2005)。然而，基于單晶體娃襯底形成懸空納米線的エ藝一般比較復雜，難度大且步驟多。因此，如何在單晶硅襯底上用一種更加簡單易行的方法來制備硅納米線，對納米尺度領域的電子器件或生物傳感器的生產研究有著重要的意義。
發明內容
本發明的目的在于解決現有制備硅納米線的技術中存在的成本高、エ藝復雜的缺點，提供一種成本低廉、エ藝簡單的在單晶硅襯底上制備硅納米線的方法。本發明的單晶硅襯底上制備硅納米線的方法，包括以下步驟
提供輕摻雜的單晶硅襯底；
光刻定義硅納米線以及硅納米線支撐區域的圖形；
以光刻膠為掩膜，從硅納米線圖形的兩側分別以傾斜角度注入高濃度的雜質離子，并去月父; 快速熱退火，以激活該注入的雜質離子；
采用濕法腐蝕的方法，選擇去除重摻雜區域的硅，得到懸空的硅納米線，且其兩端受支撐區域固定支撐。進ー步地，該輕摻雜的單晶硅襯底的濃度不超過I X 10_16cm_3，該單晶硅襯底的摻雜類型是n型或p型。進ー步地，該光刻定義是采用浸沒式光刻或電子束曝光的方式定義硅納米線以及硅納米線支撐區域的圖形。進ー步地，該娃納米線圖形的寬度為3(T60nm,長度為100nnT5//m。進ー步地，該硅納米線支撐區域的圖形呈矩形，位于該硅納米線圖形的兩端，與該硅納米線圖形相接，且該矩形單邊長度不小于300nm。進ー步地，得到的該硅納米線的截面為倒三角形。進ー步地，注入該雜質離子的傾斜角度為3(T60度。進ー步地，兩側注入該雜質離子的總劑量不小于5X 10_13cm_2。進ー步地，該注入的雜質離子是n型雜質的磷，注入能量為3(Tl20keV。進ー步地，該注入的雜質離子是p型雜質的硼，注入能量為15飛OkeV。進ー步地,采用尖峰退火(spike anneal)或激光退火(laser anneal)的方法激活該注入的雜質離子。進ー步地，選擇去除重摻雜區域硅的溶液是含有HF、HNO3和CH3COOH的混合溶液。優選的該溶液是含有35-45%濃度的HF、65-75%濃度的HNO3和90-100%濃度的CH3COOH的混合溶液，三者體積比為1: (2. 5 3. 5) : (7 9)。最優選的該溶液是含有40%濃度的HF、70%濃度的HNO3和100%濃度的CH3COOH的混合溶液，三者體積比為1:3:8。其中，本發明中所述的“不超過”表示的范圍是本領域常規可接受的數值至該數值；“不小干”表示的范圍是該數值至本領域常規可接受的數值。在本發明的技術方案中，主要利用了腐蝕溶液對重摻雜和輕摻雜硅的高腐蝕選擇比，去除重摻雜部分的硅，釋放得到截面接近三角形的硅納米線。本方案的技術要點是，確保傾斜角度的離子注入能將硅納米線的側面和底部變成重摻區，從而使得硅納米線在完成選擇腐蝕后懸空，僅由兩端的支撐區固定。與現有的其他技術方法相比，本發明提供的制備硅納米線的方法具有如下突出的有益效果
(I)采用自頂向下的方法制備硅納米線，與傳統CMOS集成電路加工エ藝相兼容，便于生產；
(2)在單晶硅襯底上用ー種十分簡單的方法制備硅納米線，極大程度上降低了制造成本，有利于大批量生產開發；
(3)在本發明制備的娃納米線的基礎上,可以進ー步制備出納米線傳感器或娃納米線電子器件等等，有著廣泛的應用前景。
為能更清楚理解本發明的目的、特點和優點，以下將結合附圖對本發明的較佳實施例進行詳細描述，其中
圖1是本發明第一實施例中完成光刻定義硅納米線及其支撐區域圖形后的AA’剖面圖(Ia)和立體圖(Ib)；
圖2是本發明第一實施例中完成第一次傾斜角度的雜質離子注入后的AA’剖面圖(2a) 和立體圖(2b)；
圖3是本發明第一實施例中完成第二次傾斜角度的雜質離子注入后的AA’剖面圖(3a)和立體圖(3b);以及
圖4a是本發明第一實施例中完成選擇腐蝕エ藝后得到硅納米線的AA’剖面圖(4a’)、和立體圖(4a，，)和;
圖4b是圖4a中的BB’剖面圖。
具體實施例方式請參閱所有附圖，顯示了本發明在單晶硅襯底上制備硅納米線的第一實施例的流程意圖。首先，提供p型的單晶硅襯底101，所摻雜質為硼，摻雜濃度為I X 10_15cm_3。襯底必須是輕摻雜的，以保證后續的選擇腐蝕エ藝中相對重摻雜硅有較高的腐蝕選擇比。因此，在選擇襯底的時候，摻雜濃度一般不應超過IXlO-16Cm'優選的，襯底摻雜濃度應在I X IO-15CnT3 或以下。其中，襯底的所摻雜質種類也可以是硼以外的p型雜質，如銦等。另外，襯底還可以是輕摻雜的n型，所摻雜質種類可以是磷或砷等。隨后，如圖la、lb所示，采用193nm ArF浸沒式光刻技術，定義出硅納米線以及硅納米線支撐區域的圖形。其中，硅納米線圖形光刻膠201的兩端各相接于ー個正方形的硅納米線支撐區域圖形光刻膠202，硅納米線圖形光刻膠201的寬度W為40nm、長度LI為200nm，硅納米線支撐區域圖形光刻膠202的正方形邊長L2為400nm。圖1b是光刻定義圖形之后的立體圖，圖1a是沿立體圖中虛線AA’的剖面圖。光刻步驟完成后，僅保留寬度W為40nm、長度LI為200nm的硅納米線圖形光刻膠201以及邊長L2為400nm的正方形的硅納米線支撐區域圖形光刻膠202，其他區域的膠被去除，該“I”型圖形即構成待處理的硅納米線以及硅納米線支撐區域的圖形。其中，本步驟也可以采用電子束直寫等其他能夠定義細線條的曝光技木。然后，如圖2a、2b、3a、3b所示，以上述“I”型圖形的光刻膠為掩膜，從硅納米線圖形的兩側分別進行一次傾斜角度的高濃度雜質離子注入，兩次注入條件均為雜質磷，能量70keV，劑量2Xl(T15cnT2，傾角0為45度。如圖3a的剖面圖所示，完成兩次傾角注入后，呈倒三角形的輕摻雜硅納米線103的兩側及底部均被重摻雜的硅102包圍，從而使得該納米線可以在完成后續的選擇腐蝕エ藝后懸空。其中，此處進行兩次傾角注入的目的是使得重摻雜的硅102從兩側及底部三面包圍輕摻雜的硅納米線103，因此，也可以采用其他的雜質離子，以其他的角度、能量和劑量進行注入，只要保證達到上述目的的摻雜分布即可。完成離子注入后，去除光刻膠，采用尖峰退火(spike anneal)的方式激活注入的雜質離子。退火的峰值溫度為1050°C，升溫速率為200°C/秒。完成退火エ藝后，重摻雜區域硅102的雜質濃度約在的10_2°cm_3量級上下。采用尖峰退火的好處是退火溫度高、退火時間短，使得前一道エ序中注入的雜質有很高的激活率的同時沒有明顯的擴散，保證硅納米線103的區域仍然是輕摻雜。其中,本步驟也可以采用具有類似效果的激光退火(laser anneal)等退火方式來激活注入的雜質離子。最后，采用濕法腐蝕的方法，用體積比為1:3:8的40%濃度的HF、70%濃度的HNO3、100%濃度的CH3COOH的混合溶液，選擇去除重摻雜區域的硅102，使得硅納米線103懸空，硅納米線兩端受支撐區域的硅104固定支撐，如圖4a、4b、4c所示。實驗研究表明，上述體積比的HF、HNO3> CH3COOH的混合液對重摻雜和輕摻雜的硅的腐蝕速率相差很大，尤其當輕摻雜硅中的雜質濃度遠小于10_17cm_3的時候，腐蝕選擇比可以達到100 1以上，從而在進行腐蝕エ藝的時候，有足夠的時間窗ロ保證重摻雜的硅102被完全去除，而輕摻雜的襯底101、硅納米線103、硅納米線支撐區域104僅有極其微量的腐蝕，不影響懸空納米線結構的形成。最終形成的硅納米線的寬度約為40nm、長度約為200nm，截面近似為倒三角形。綜上所述，本發明采用的是自頂向下的基于單晶硅襯底的制備方法，和傳統CMOS 集成電路加工エ藝兼容，エ藝又十分簡單，極大程度上降低了制造成本，有利于大批量生產開發。在本發明制備的娃納米線的基礎上，可以進ー步制備出納米線傳感器或娃納米線電子器件等等，有著廣泛的應用前景。
權利要求
1.一種單晶硅襯底上制備硅納米線的方法，其特征在于，包括以下步驟提供輕摻雜的單晶硅襯底；光刻定義硅納米線以及硅納米線支撐區域的圖形；以光刻膠為掩膜，從硅納米線圖形的兩側分別以傾斜角度注入高濃度的雜質離子，并去月父;快速熱退火，以激活該注入的雜質離子；采用濕法腐蝕的方法，選擇去除重摻雜區域的硅，得到懸空的硅納米線，且其兩端受支撐區域固定支撐。
2.根據權利要求1所述的單晶硅襯底上制備硅納米線的方法，其特征在于該輕摻雜的單晶硅襯底的濃度不超過I X 10_16cm_3，該單晶硅襯底的摻雜類型是η型或ρ型。
3.根據權利要求1所述的單晶硅襯底上制備硅納米線的方法，其特征在于該光刻定義是采用浸沒式光刻或電子束曝光的方式定義硅納米線以及硅納米線支撐區域的圖形。
4.根據權利要求3所述的單晶硅襯底上制備硅納米線的方法，其特征在于該硅納米線圖形的寬度為30 60nm,長度為100ηπΓ5//m。
5.根據權利要求4所述的單晶硅襯底上制備硅納米線的方法，其特征在于該硅納米線支撐區域的圖形呈矩形，位于該硅納米線圖形的兩端，與該硅納米線圖形相接，且該矩形單邊長度不小于300nm。
6.根據權利要求1所述的單晶硅襯底上制備硅納米線的方法，其特征在于得到的該硅納米線的截面為倒三角形。
7.根據權利要求1所述的單晶硅襯底上制備硅納米線的方法，其特征在于注入該雜質離子的傾斜角度為3(Γ60度。
8.根據權利要求7所述的單晶硅襯底上制備硅納米線的方法，其特征在于兩側注入該雜質離子的總劑量不小于5Χ 10_13cm_2。
9.根據權利要求8所述的單晶硅襯底上制備硅納米線的方法，其特征在于該注入的雜質離子是η型雜質的磷，注入能量為3(Tl20keV。
10.根據權利要求8所述的單晶硅襯底上制備硅納米線的方法，其特征在于該注入的雜質離子是P型雜質的硼，注入能量為15飛OkeV。
11.根據權利要求1所述的單晶硅襯底上制備硅納米線的方法，其特征在于采用尖峰退火或激光退火的方法激活該注入的雜質離子。
12.根據權利要求1所述的單晶硅襯底上制備硅納米線的方法，其特征在于選擇去除重摻雜區域硅的溶液是含有HF、HNO3和CH3COOH的混合溶液。
13.根據權利要求12所述的單晶硅襯底上制備硅納米線的方法，其特征在于該溶液是含有35-45%濃度的HF、65-75%濃度的HNO3和90-100%濃度的CH3COOH的混合溶液，三者體積比為1:(2. 5 3. 5): (7 9)。
14.根據權利要求13所述的單晶硅襯底上制備硅納米線的方法，其特征在于該溶液是含有40%濃度的HF、70%濃度的HNO3和100%濃度的CH3COOH的混合溶液，三者體積比為 1:3:8。
全文摘要
本發明公開了一種在單晶硅襯底上制備硅納米線的方法，包括提供輕摻雜的單晶硅襯底；光刻定義硅納米線以及硅納米線支撐區域的圖形；以光刻膠為掩膜，從硅納米線圖形的兩側分別以傾斜角度注入高濃度的雜質離子，并去膠；快速熱退火，以激活該注入的雜質離子；采用濕法腐蝕的方法，選擇去除重摻雜區域的硅，得到懸空的硅納米線，且其兩端受支撐區域固定支撐。本發明采用的是自頂向下的基于單晶硅襯底的制備方法，和傳統CMOS集成電路加工工藝兼容，工藝簡單，能大幅降低制造成本，有利于大批量生產開發。
文檔編號H01L21/265GK103021806SQ20121034982
公開日2013年4月3日 申請日期2012年9月18日 優先權日2012年9月18日
發明者范春暉, 王全 申請人:上海集成電路研發中心有限公司