銅連線結構及其形成方法
【專利摘要】本發明提出一種銅連線結構及其形成方法，使用直流電源和射頻電源在半導體襯底介質層的開孔內形成阻擋層，使形成的阻擋層表面平整，并且使后續形成于阻擋層表面的銅種子層鏡像更加穩定，表面更加平整，從而能夠很好的避免銅種子層放置久與空氣發生反應導致整個器件性能下降的問題，延長其排隊時間。
【專利說明】銅連線結構及其形成方法
【技術領域】
[0001]本發明涉及半導體制造領域，尤其涉及一種銅連線結構及其形成方法。
【背景技術】
[0002]微電子產業隨著摩爾定律的推演，朝著更小尺度和線寬極限逼近。伴隨著特征尺寸不斷下降，客觀上帶來了許多集成技術上的革新，其中基于通孔娃(Through Siliconvia, TSV)垂直互連的疊層封裝方式以其短距離互連和高密度集成的關鍵技術優勢引領3D封裝技術發展的潮流。
[0003]3D封裝技術中用到的TSV技術為一系列的技術的集成，包括:首先在半導體襯底上形成介質層，并通過常用的涂覆光刻膠、曝光、刻蝕等工藝在所述介質層上形成開孔；然后，在所述開孔內 形成阻擋層，并在阻擋層表面形成銅種子層和填充金屬層；最后，采用化學機械研磨工藝去除所述開孔外的阻擋層、銅種子層和金屬層。
[0004]其中，之所以需要在所述介質層和所述銅種子層之間引入一層阻擋層，是為了防止銅向硅中擴散而形成復合中心，影響硅的半導體性能，造成器件性能退化。所述阻擋層要求有良好的熱穩定性，并分別與所述銅種子層和所述介質層都有較強的結合力。
[0005]然而，在實際生產中發現，現有技術形成的銅種子層的性能不穩定，表面也不夠平整，使得晶圓的良率很低。
【發明內容】
[0006]本發明提出一種銅連線結構及其形成方法，其目的在于:使銅種子層的鏡像更加穩定，表面更加平整，從而減少與空氣的氧化反應，提聞晶圓的良率。
[0007]為了實現上述目的，本發明提出的一種銅連線結構的形成方法，包括:
[0008]提供半導體襯底；
[0009]在所述半導體襯底表面形成介質層；
[0010]在所述介質層內形成開孔，所述開孔暴露所述半導體襯底；
[0011]采用物理氣相沉積工藝在所述開孔內以及介質層上形成阻擋層，所述物理氣相沉積工藝使用直流電源和射頻電源；
[0012]在所述阻擋層上形成銅種子層和金屬層；
[0013]采用化學機械研磨工藝去除所述開孔外的阻擋層、銅種子層和金屬層。
[0014]進一步的，所述阻擋層包括依次形成的第一阻擋層和第二阻擋層。
[0015]進一步的，所述第一阻擋層的材質是TaN。
[0016]進一步的，所述第一阻擋層的厚度范圍為100-200埃。
[0017]進一步的，形成所述第一阻擋層時，所述直流電源功率范圍為100W-20000W，射頻電源的功率范圍為500W-3000W。
[0018]進一步的，所述第二阻擋層的材質是Ta。
[0019]進一步的，所述第二阻擋層的厚度范圍為700-2000埃。[0020]進一步的，形成所述第二阻擋層時，所述直流電源功率范圍為100W-20000W，射頻電源的功率范圍為500W-3000W。
[0021]進一步的，所述介質層是采用化學氣相沉積方式形成的。
[0022]進一步的，在所述介質層內形成開孔的步驟包括:
[0023]在所述介質層上形成圖案化的光阻層；
[0024]以所述圖案化的光阻層為掩膜，刻蝕所述介質層形成所述開孔；
[0025]去除所述圖案化的光阻層。
[0026]進一步的，所述銅種子層是采用濺射方式形成的。
[0027]進一步的，所述金屬層是采用電鍍方式形成的。
[0028]本發明還提出了一種銅連線結構，采用上述中任意一種方法形成，包括:
[0029]半導體襯底；
[0030]形成于所述半導體襯底表面的介質層；
[0031]形成于所述介質層中的開孔；
[0032]依次形成于所述開孔中的阻擋層、銅種子層和金屬層。
[0033]與現有技術相比，本發明的主要有益效果在于:使用直流電源和射頻電源在半導體襯底介質層的開孔內形成阻擋層，使形成的阻擋層表面平整，并且使后續形成于阻擋層表面的銅種子層鏡像更加穩定，表面更加平整，從而能夠很好的避免銅種子層放置久與空氣發生反應導致整個器件性能下降的問題，延長其排隊時間。
【專利附圖】
【附圖說明】
[0034]圖1為本發明一實施例中銅連線結構的形成方法的流程示意圖。
[0035]圖疒圖7為本發明一實施例中銅連線結構的形成方法的制作過程的結構示意圖。
【具體實施方式】
[0036]在【背景技術】中已經提及，現有技術形成的銅種子層的性能不穩定，表面也不夠平整，使得晶圓的良率很低。經本申請的發明人長期研究發現，這是因為現有技術中使用的阻擋層通常是鉭(Ta)，采用物理氣相沉積方式形成，在物理氣相沉積的過程中還會使用到交流偏置電源，以對開孔的側壁上的阻擋層進行重新濺射(Resputter)再生長，從而提高側壁上的阻擋層的粘附能力。然而TSV技術更為看重的是底部的填充是否良好，對側壁上的阻擋層的粘附能力要求沒有那么高，并且，使用交流偏置電源對側壁進行重新濺射再生長會對阻擋層表面的平整度有所影響。更為重要的是，采用這種方式沉積出Ta的特性會影響銅種子層的鏡像，生長出銅種子層的鏡像為Cu〈200>。而Cu〈200>結構不夠穩定，Cu〈200>在空氣中暴露久了易于與空氣中的氧氣等發生氧化反應，從而致使銅種子層性能發生改變。在不影響整個器件性能的情況下，Cu〈200>能在空氣中暴露的最長時間稱之為排隊時間(Queue time,簡稱Q-time)。現有技術的Q-time只有短短的2_3個小時。如果貨堆積過多很容易使Q-time超過規定的2-3個小時，從而使得銅種子層性能發生改變，進而影響晶圓的良率。
[0037]基于上述原因，本申請使用直流電源和射頻電源在半導體襯底介質層的開孔內形成阻擋層，使形成的阻擋層表面平整，使后續生長出表面平整的鏡像為Cu〈lll>銅種子層，而且Cu〈lll>鏡像相比Cu〈200>鏡像種子層的結構要更加穩定，從而能夠很好的避免銅種子層放置久與空氣發生反應導致整個器件性能下降的問題，延長其排隊時間。
[0038]具體請參考圖1及圖2至圖7，本發明提出的一種銅連線結構的形成方法，主要包括步驟SI至步驟S6。為了便于理解，下面結合具體實施例來對本發明各個步驟進行更深一步的描述。
[0039]步驟S1:提供半導體襯底100。所述半導體襯底100可以為單晶硅、多晶硅、絕緣體上硅襯底，所述半導體襯底100中形成有半導體器件，為簡化，本案中以空白襯底表示，如圖2所示。
[0040]步驟S2:在所述半導體襯底100表面形成介質層200，如圖2所示。所述介質層200可以采用化學氣相沉積(CVD)工藝形成，所述介質層200的材質可以是氧化硅，或者是摻雜的硅玻璃例如是摻雜氟的硅玻璃等。
[0041]步驟S3:在所述介質層200內形成開孔210，所述開孔210暴露所述半導體襯底100，如圖3所示。本實施例中，利用如下步驟形成開孔210:首先在所述介質層200表面形成圖案化的光阻層(圖未示);然后以所述圖案化的光阻層為掩膜，刻蝕所述介質層200形成所述開孔210，所述開孔210暴露所述半導體襯底100 ;隨后，去除所述圖案化的光阻層。
[0042]步驟S4:采用物理氣相沉積工藝在所述開孔210內以及所述介質層200上形成阻擋層，所述物理氣相沉積工藝使用直流電源和射頻電源。由于TSV技術更為看重的是底部的填充是否良好，對側壁上的阻擋層的粘附能力要求沒有那么高，因此，本申請采用直流電源和射頻電源形成的阻擋層足以滿足粘附性要求，并且，使用直流電源和射頻電源形成阻擋層，所述阻擋層表面平整，并且使后續形成于阻擋層表面的銅種子層鏡像更加穩定，表面更加平整，從而能夠很好的避免銅種子層放置久與空氣發生反應導致整個器件性能下降的問題，延長其排隊時間。
[0043]在較佳的實施例中，如圖4所示，所述阻擋層包括依次形成的第一阻擋層300和第二阻擋層400，所述第二阻擋層400覆蓋在所述第一阻擋層300的表面。所述第一阻擋層300的材質是TaN，所述第二阻擋層400的材質是Ta。由于TaN與所述介質層200粘附性較好，同時Ta與所述銅種子層500粘附性較好，這樣的組合能夠很好的解決所述開孔210側墻的粘附性問題，相比于單獨一層的阻擋層此種方式粘附效果更為理想。并且，在沉積過程中，只使用直流電源和射頻電源，不再采用現有技術中的交流偏振電源(AC bias power),這樣可以避免交流偏振電源帶來的重新濺射(Resputter)對所述第一阻擋層300和第二阻擋層表面400的影響。只使用直流電源和射頻電源不會使有重新濺射再生長，因而不會導致所述第一阻擋層300和第二阻擋層400表面不平，更為重要的是采用此方式形成所述第一阻擋層300與所述第二阻擋層400能導向生成比Cu〈200>的鏡像更加穩定的Cu〈lll>的銅種子層500和金屬層600。因此，采用此方式形成的所述銅種子層500與金屬層600的表面更加平整，并且更加穩定，不易與空氣發生反應，從而可以延長Q-time至72個小時。
[0044]在本實施例中，形成第一阻擋層300和第二阻擋層400時，所采用的直流電源功率范圍為100W-20000W，射頻電源的功率范圍為500W-3000W，例如直流電源功率是:350W，射頻電源功率為800W。所述第一阻擋層300的厚度范圍為100?200埃，例如是150埃。所述第二阻擋層400的厚度范圍為為700?2000埃，例如是1000埃。
[0045]步驟S5:在所述阻擋層上形成銅種子層500和金屬層600。其中，在所述第二阻擋層400表面通過濺射方式形成所述銅種子層500，在所述銅種子層500的表面通過電鍍方式形成所述金屬層600,如圖5和圖6所不。
[0046]步驟S6:采用化學機械研磨工藝去除所述開孔210外的第一阻擋層300和第二阻擋層400、銅種子層500和金屬層600,使所述介質層200表面暴露,如此，即可在開孔內形成如圖7所示的銅連線結構。
[0047]根據本發明的另一面，還提出了一種銅連線結構，包括:
[0048]半導體襯底100 ；
[0049]形成于所述半導體襯底100表面的介質層200 ；
[0050]形成于所述介質層200中的開孔210 ；
[0051]依次形成于所述開孔210中的阻擋層、銅種子層500和金屬層600。
[0052]其中，所述阻擋層包括依次形成的第一阻擋層300和第二阻擋層400，所述第二阻擋層400覆蓋在所述第一阻擋層300的表面。
[0053]綜上所述，本發明所述的一種銅連線結構及其形成方法，使用直流電源和射頻電源在半導體襯底介質層的開孔內形成阻擋層，使形成的阻擋層表面平整，并且使后續形成于阻擋層表面的銅種子層鏡像更加穩定，表面更加平整，從而能夠很好的避免銅種子層放置久與空氣發生反應導致整個器件性能下降的問題，延長其排隊時間。
[0054]以上僅為本發明的優選實施例而已，并不對本發明起到任何限制作用。任何所屬【技術領域】的技術人員，在不脫離本發明的技術方案的范圍內，對本發明揭露的技術方案和技術內容做任何形式的等同替換或修改等變動，均屬未脫離本發明的技術方案的內容，仍屬于本發明的保護范圍之內。
【權利要求】
1.一種銅連線結構的形成方法，包括: 提供半導體襯底； 在所述半導體襯底表面形成介質層； 在所述介質層內形成開孔，所述開孔暴露所述半導體襯底； 采用物理氣相沉積工藝在所述開孔內以及介質層上形成阻擋層，所述物理氣相沉積工藝使用直流電源和射頻電源； 在所述阻擋層上形成銅種子層和金屬層； 采用化學機械研磨工藝去除所述開孔外的阻擋層、銅種子層和金屬層。
2.如權利要求1所述的銅連線的形成方法，所述阻擋層包括依次形成的第一阻擋層和第二阻擋層。
3.如權利要求2所述的銅連線的形成方法，所述第一阻擋層的材質是TaN。
4.如權利要求2或3所述的銅連線的形成方法，所述第一阻擋層的厚度范圍為100~200 埃。
5.如權利要求2或3所述的銅連線的形成方法，形成所述第一阻擋層時，所述直流電源功率范圍為100W-20000W，射頻電源的功率范圍為500W-3000W。
6.如權利要求2所述的銅連線的形成方法，所述第二阻擋層的材質是Ta。
7.如權利要求2或6所述的銅連線的形成方法，所述第二阻擋層的厚度范圍為700^2000 埃。
8.如權利要求2或6所述的銅連線的形成方法，形成所述第二阻擋層時，所述直流電源功率范圍為100W-20000W，射頻電源的功率范圍為500W-3000W。
9.如權利要求1所述的銅連線的形成方法，所述介質層是采用化學氣相沉積方式形成的。
10.如權利要求1所述的銅連線的形成方法，在所述介質層內形成開孔的步驟包括: 在所述介質層上形成圖案化的光阻層； 以所述圖案化的光阻層為掩膜，刻蝕所述介質層形成所述開孔； 去除所述圖案化的光阻層。
11.如權利要求1所述的銅連線的形成方法，所述銅種子層是采用濺射方式形成的。
12.如權利要求1所述的銅連線的形成方法，所述金屬層是采用電鍍方式形成的。
13.—種銅連線結構，采用權利要求1-12中任意一種方法形成，包括: 半導體襯底； 形成于所述半導體襯底表面的介質層； 形成于所述介質層中的開孔； 依次形成于所述開孔中的阻擋層、銅種子層和金屬層。
【文檔編號】H01L23/532GK103730407SQ201210385133
【公開日】2014年4月16日 申請日期:2012年10月11日 優先權日:2012年10月11日
【發明者】李廣寧 申請人:中芯國際集成電路制造(上海)有限公司