專利名稱：一種具有疊層結構的u型溝道隧穿晶體管及其制備方法
技術領域：
本發明屬于半導體器件技術領域，具體涉及一種U型溝道隧穿晶體管及其制造方法。
背景技術：
隨著集成電路產業的不斷發展，以等比例縮小為動力的金屬-氧化物-半導體場效應晶體管(MOSFET)集成電路技術已經邁入納米尺寸，并將繼續遵循摩爾定律進一步縮小器件尺寸，以滿足芯片微型化、高密度化、高速化和系統集成化的要求。如今的集成電路器件技術節點已經處于50納米左右，MOSFET源漏極之間的漏電流，隨著溝道長度的縮小而迅速上升。特別是當溝道長度下降到30納米以下時，有必要使用新型的器件以獲得較小的漏電流，從而降低芯片功耗。如，采用隧穿晶體管，可以減少源漏極間的漏電流。圖1是現有技術的U型溝道隧穿晶體管的結構剖面圖。如圖1，在半導體襯底100內形成有隧穿晶體管的源區103和漏區107，源區103的摻雜類型與漏區107的摻雜類型相反，且與半導體襯底100的摻雜類型相同。隧穿晶體管在開啟時在半導體襯底100內、介于源區103和漏區107之間形成有U型溝道區11。覆蓋U型溝道區11形成的柵介質層104為二氧化娃或者為具有高介電常數值的絕緣介質。位于柵介質層104之上的柵極105為摻雜的多晶硅或者為金屬層。柵極105的側墻106是絕緣材料，比如為氮化硅或者為二氧化硅，側墻106將柵極與該器件中的其它導電層絕緣。所示源區的接觸體108、柵極的接觸體109和漏區的接觸體110由導電材料形成，并用于將源區103、柵極105和漏區107與外部電極相連接。然而，隧穿晶體管在工作時，源區與溝道區之間的能帶間距較大，使得隧穿效率較低、器件的開啟電流較小。
發明內容
本發明的目的在于提供一種具有疊層結構的U型溝道隧穿晶體管，能夠減小源區與溝道區之間的能帶間距，從而提高隧穿效率、增大器件的開啟電流。本發明提出了一種具有疊層結構的U型溝道隧穿晶體管，其主要包括:
一個具有第一種摻雜類型的半導體襯底；
在所述半導體襯底內形成的具有第二種摻雜類型的漏區；
在所述半導體襯底內靠近漏區的一側形成的U型溝道區；
在所述U型溝道區之上形成的覆蓋整個U型溝道區表面的柵介質層；
在所述柵介質層之上形成的柵極；其中，
所述U型溝道區的非漏區側形成的具有第一種摻雜類型的鍺化硅源區；
在所述半導體襯底上，且位于所述鍺化硅源區之下形成的具有第二種摻雜類型的高摻雜硅層，其物理厚度范圍為1-10納米。所述的第一種摻雜類型為p型摻雜，所述的第二種摻雜類型為n型摻雜，或者，所述的第一種摻雜類型為n型摻雜，所述的第二種摻雜類型為p型摻雜。本發明還提出了如上所述的具有疊層結構的U型溝道隧穿晶體管的制備方法，包括:
在具有第一種摻雜類型的半導體襯底表面生長第一層絕緣薄膜；
以所述第一層絕緣薄膜為硬掩膜，刻蝕所述半導體襯底形成用于形成源區的區域； 在所形成的用于形成源區的區域內外延生長一層具有第二種摻雜類型的高摻雜硅
層；
在所形成的具有第二種摻雜類型的高摻雜娃層之上繼續外延生長一層具有第一種摻雜類型的鍺化硅層，作為該器件的源區；
剝除第一層絕緣薄膜后，通過光刻工藝和刻蝕工藝刻蝕半導體襯底形成U型凹槽； 在所形成的U型凹槽的表面形成器件的柵介質層；
在所形成的柵介質層之上形成第一層導電薄膜，并通過光刻工藝和刻蝕工藝刻蝕所形成的第一層導電薄膜形成器件的柵極；
通過離子注入工藝在半導體襯底內所述U型凹槽的非源區側形成具有第二種摻雜類型的漏區。如上所述的具有疊層結構的U型溝道隧穿晶體管的制造方法，所述的第一種摻雜類型為P型摻雜，所述的第二種摻雜類型為n型摻雜，或者，所述的第一種摻雜類型為n型摻雜，所述的第二種摻雜類型為P型摻雜。如上所述的具有疊層結構的U型溝道隧穿晶體管的制造方法，所述的第一層絕緣薄膜為氧化硅或者為氮化硅。本發明通過外延生長的方法在隧穿晶體管的鍺化硅源區下面形成一層與鍺化硅源區摻雜類型相反的高摻雜硅層，鍺化硅相對于硅具有更窄的禁帶寬度，因此可以提高源區和溝道區之間的能帶彎曲程度，進而能夠減小隧穿長度、提高隧穿效率。本發明所提出的鍺化硅源區和高摻雜硅層的疊層結構和硅源區與高摻雜硅層的疊層結構、鍺化硅源區與高摻雜鍺化硅層的疊層結構以及硅源區與高摻雜鍺化硅層的疊層結構相比，具有更好的性能。本發明所提出的具有疊層結構的U型溝道隧穿晶體管可以在不影響關斷電流的情況下大幅度提高開啟電流，降低亞閾值擺幅。
圖1為現有技術的U型溝道隧穿晶體管的結構剖面圖。圖2為本發明所公開的具有疊層結構的U型溝道隧穿晶體管的一個實施例的剖面圖。圖3為本發明所提出的具有疊層結構的U型溝道隧穿晶體管的能帶圖。圖4至圖11為本發明所公開的具有疊層結構的U型溝道隧穿晶體管的制造方法的一個實施例的工藝流程圖。
具體實施例方式下面結合附圖與具體實施方式
對本發明作進一步詳細的說明，在圖中，為了方便說明，放大或縮小了層和區域的厚度，所示大小并不代表實際尺寸。盡管這些圖并不能完全準確的反映出器件的實際尺寸，但是它們還是完整的反映了區域和組成結構之間的相互位置，特別是組成結構之間的上下和相鄰關系。圖2是本發明所公開的具有疊層結構的U型溝道隧穿晶體管的一個實施例，它是沿該器件溝道長度方向的剖面圖。如圖2，具有第一種摻雜類型的半導體襯底200可以為單晶硅、多晶硅或者為絕緣體上的硅，且被低濃度的n型或p型雜質摻雜過，摻雜濃度比如為lel6Cm_3。在半導體襯底200內形成有具有第二種摻雜類型的漏區207，漏區207的摻雜類型與半導體襯底200的摻雜類型相反，其摻雜濃度比如為lel9Cm_3。在半導體襯底200內形成有隧穿晶體管的U型溝道區401，U型溝道區401不是通過加工形成的，而是隧穿晶體管在進行工作時在半導體襯底200內形成的反型層。覆蓋U型溝道區401的表面形成有隧穿晶體管的柵介質層204，柵介質層204可以為二氧化硅、氮化硅、氮氧化硅或者高介電常數的絕緣材料，其物理厚度范圍優選為1-20納米。在柵介質層204之上形成有隧穿晶體管的柵極205，柵極205可以為金屬、合金或者為慘雜的多晶娃。在半導體襯底200上、位于U型溝道區401的非漏區側形成有具有第一種摻雜類型的鍺化硅源區203，其摻雜濃度比如為le20Cm_3。在半導體襯底200上位于鍺化硅源區203之下形成有具有第二種摻雜類型的高摻雜硅層202，其摻雜濃度比如為5el9Cm_3，物理厚度范圍為1_10納米。隧穿晶體管的柵極側墻206可以為二氧化硅或者氮化硅，柵極側墻是業界所熟知的結構，用于將柵極205與該器件中的其它導電層絕緣。所示源區接觸體208、柵極的接觸體209、漏區的接觸體210由導電材料形成，并用于將源區203、柵極205、漏區207與外部電極相連接。圖3為本發明所提出的具有疊層結構的U型溝道隧穿晶體管的能帶圖。本發明在隧穿晶體管的鍺化硅源區下面加入一層與鍺化硅源區摻雜類型相反的高摻雜硅層，鍺化硅相對于硅具有更窄的禁帶寬度，所形成的Pn異質結具有較小的能帶間距，進而能夠提高隧穿效率。本發明所公開的具有疊層結構的U型溝道隧穿晶體管可以通過很多方法制造，以下所敘述的是制造如圖2所示結構的具有疊層結構的U型溝道隧穿晶體管的一個實施例的工藝流程。首先，如圖4所示，在提供的具有第一種摻雜類型的半導體襯底200內通過淺溝槽隔離(STI)工序形成有源區(圖中未示出)，這種STI工藝是業界所熟知的。接著在半導體襯底200的表面生長第一層絕緣薄膜201，第一層絕緣薄膜201可以為二氧化硅或者為氮化硅。接著在第一層絕緣薄膜201之上淀積一層光刻膠301并通過光刻工藝形成圖形，然后刻蝕掉暴露出的第一層絕緣薄膜201，并繼續刻蝕掉部分暴露出的半導體襯底200以形成用于形成隧穿晶體管的源區區域。第一種摻雜類型可以為P型摻雜或者為n型摻雜。接下來，剝除光刻膠301，然后采用外延生長的方法在所形成的用于形成隧穿晶體管的源區區域內生長一層具有第二種摻雜類型的高摻雜硅層202，如圖5所示。高摻雜硅層202的物理厚度范圍優選為1-10納米，其摻雜類型可以為n型摻雜或者為p型摻雜。
接下來，在高摻雜硅層202之上繼續采用外延生長的方法生長一層具有第一種摻雜類型的鍺化硅層203，作為隧穿晶體管的源區203，如圖6所示。剝除第一層絕緣薄膜201后，在所形成的器件的暴露表面上生長第二層絕緣薄膜404，接著在第二層絕緣薄膜404之上淀積一層光刻膠302并通過光刻工藝定義出隧穿晶體管的U型溝道區的位置，然后刻蝕掉暴露出第二層絕緣薄膜404，然后采用干法刻蝕和濕法刻蝕相結合的方法繼續刻蝕暴露出的半導體襯底200，在半導體襯底200內形成U型凹槽，如圖7所示。接下來，剝除光刻膠302和第二層絕緣薄膜404，然后在所形成的U型凹槽的表面采用原子層淀積工藝生長隧穿晶體管的柵介質層204。接著，在所形成的柵介質層204之上形成第一層導電薄膜，并通過光刻工藝和刻蝕工藝刻蝕所形成的第一層導電薄膜形成器件的柵極205，如圖8所示。柵介質層204可以為二氧化硅、氮氧化硅或者為具有高介電常數值的絕緣材料，柵極205可以為摻雜的多晶硅或者金屬層。接下來，在所形成的器件的暴露表面上淀積第三層絕緣薄膜206，然后在第三層絕緣薄膜206之上淀積一層光刻膠303并通過光刻工藝定義出隧穿晶體管的漏區位置，然后刻蝕掉暴露出第三層絕緣薄膜206，并繼續刻蝕掉暴露出的柵介質層204，然后通過離子注入工藝在半導體襯底200內形成具有第二種摻雜類型的漏區207，如圖9所示。接下來，剝除光刻膠303，并在所形成結構的暴露表面上淀積一層新的光刻膠并通過光刻工藝形成圖形，然后刻蝕掉暴露出的第三層絕緣薄膜206，刻蝕后剩余的第三層絕緣薄膜形成隧穿晶體管的柵極側墻，然后繼續刻蝕掉暴露出的柵介質層204以露出源區203，剝除光刻膠后如圖9所示。最后，以導電材料形成用于將源區203、柵極205、漏區207與外部電極相連接的源區的接觸體208、柵極的接觸體209、漏區的接觸體210，如圖10所示。如上所述，在不偏離本發明精神和范圍的情況下，還可以構成許多有很大差別的實施例。應當理解，除了如所附的權利要求所限定的，本發明不限于在說明書中所述的具體實例。
權利要求
1.一種具有疊層結構的U型溝道隧穿晶體管，包括: 一個具有第一種摻雜類型的半導體襯底； 在所述半導體襯底內形成的具有第二種摻雜類型的漏區； 在所述半導體襯底內靠近漏區的一側形成的U型溝道區； 在所述U型溝道區之上形成的覆蓋整個U型溝道區表面的柵介質層； 在所述柵介質層之上形成的柵極；其特征在于: 在所述半導體襯底上所述U型溝道區的非漏區一側形成的具有第一種摻雜類型的鍺化硅源區； 在所述半導體襯底上，且位于所述鍺化硅源區之下形成的具有第二種摻雜類型的高摻雜硅層，其物理厚度范圍為1-10納米。
2.如權利要求1所述的具有疊層結構的U型溝道隧穿晶體管，其特征在于，所述的第一種摻雜類型為P型摻雜，所述的第二種摻雜類型為n型摻雜；或者，所述的第一種摻雜類型為n型摻雜，所述的第二種摻雜類型為p型摻雜。
3.如權利要求1所述的具有疊層結構的U型溝道隧穿晶體管的制備方法，其特征在于，包括: 在具有第一種摻雜類型的半導體襯底表面生長第一層絕緣薄膜； 以所述第一層絕緣薄膜為硬掩膜刻蝕所述半導體襯底形成用于形成源區的區域； 在所形成的用于形成源區的區域內外延生長一層具有第二種摻雜類型的高摻雜硅層； 在所形成的具有第二種摻雜類型的高摻雜娃層之上繼續外延生長一層具有第一種摻雜類型的鍺化硅層，作為該器件的源區； 剝除第一層絕緣薄膜后，通過光刻工藝和刻蝕工藝刻蝕半導體襯底形成U型凹槽； 在所形成的U型凹槽的表面形成器件的柵介質層； 在所形成的柵介質層之上形成第一層導電薄膜，并通過光刻工藝和刻蝕工藝刻蝕所形成的第一層導電薄膜形成器件的柵極； 通過離子注入工藝在半導體襯底內所述U型凹槽的非源區側形成具有第二種摻雜類型的漏區。
4.如權利要求3所述的具有疊層結構的U型溝道隧穿晶體管的制造方法，其特征在于所述的第一種摻雜類型為P型摻雜，所述的第二種摻雜類型為n型摻雜；或者，所述的第一種摻雜類型為n型摻雜，所述的第二種摻雜類型為p型摻雜。
5.如權利要求3所述的具有疊層結構的U型溝道隧穿晶體管的制造方法，其特征在于所述的第一層絕緣薄膜為氧化硅或者為氮化硅。
全文摘要
本發明屬于半導體器件技術領域，具體涉及一種具有疊層結構的U型溝道隧穿晶體管及其制備方法。本發明通過外延生長的方法在隧穿晶體管的鍺化硅源區下面形成一層與鍺化硅源區摻雜類型相反的高摻雜硅層，鍺化硅相對于硅具有更窄的禁帶寬度，因此可以提高源區和溝道區之間的能帶彎曲程度，進而能夠減小隧穿長度、提高隧穿效率。本發明所提出的具有疊層結構的U型溝道隧穿晶體管可以在不影響關斷電流的情況下大幅度提高開啟電流，降低亞閾值擺幅。
文檔編號H01L21/336GK103151383SQ201310072169
公開日2013年6月12日 申請日期2013年3月6日 優先權日2013年3月6日
發明者王瑋, 王鵬飛, 張衛 申請人:復旦大學