電子封裝件及其制法與基板結構的制作方法

文檔序號：12827327閱讀：348來源：國知局

本發明有關一種電子封裝件，尤指一種節省制作成本的電子封裝件及其制法與基板結構。

背景技術：

隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。目前應用于芯片封裝領域的技術，例如芯片尺寸構裝(chipscalepackage，簡稱csp)、芯片直接貼附封裝(directchipattached，簡稱dca)或多芯片模組封裝(multi-chipmodule，簡稱mcm)等覆晶型態的封裝模組、或將芯片立體堆迭化整合為三維積體電路(3dic)芯片堆迭技術等。

圖1a至圖1f為現有3d芯片堆迭的電子封裝件1的制法的剖面示意圖。

如圖1a所示，提供一具有相對的轉接側10b與置晶側10a的硅板體10，且該硅板體10的置晶側10a上形成有多個開孔100。

如圖1b所示，將絕緣材102與導電材(如銅材)填入該些開孔100中以形成導電硅穿孔(through-siliconvia，簡稱tsv)101。接著，于該置晶側10a上形成一電性連接該導電硅穿孔101的線路重布結構(redistributionlayer，簡稱rdl)。

具體地，該線路重布結構的制法，包括形成一介電層11于該置晶側10a上，再形成一線路層12于該介電層11上，且該線路層12形成有位于該介電層11中并電性連接該導電硅穿孔101的多個導電盲孔120，之后形成一絕緣保護層13于該介電層11與該線路層12上，且該絕緣保護層13外露部分該線路層12，最后結合多個如焊錫凸塊的第一導電元件14于該線路層12的外露表面上。

如圖1c所示，一暫時性載具40(如玻璃)以膠材400結合于該置晶側10a的絕緣保護層13上，再研磨該轉接側10b的部分材質，使該些導電硅穿孔101的端面外露于該轉接側10b’。

具體地，于研磨制造方法中，該硅板體10未研磨前的厚度h約700至750um(如圖1b所示)，而研磨后的厚度h’為100um(如圖1c所示)，且一般制造方法會先以機械研磨方式使該硅板體10的厚度剩下102至105um，再以化學機械研磨(chemical-mechanicalpolishing，簡稱cmp)方式研磨至100um。

此外，該膠材400的厚度t為50um，因而于制造方法時會受限于該膠材400的總厚度變動(totalthicknessvariation，簡稱ttv)，若ttv過大(約為10um)，如圖1c’所示，該硅板體10于左右側會發生高低傾斜，導致該硅板體10于研磨時會有碎裂風險(crackrisk)，且于研磨后，往往僅部分該導電硅穿孔101露出，而部分該導電硅穿孔101沒有露出。

又，因薄化該硅板體10有所限制(研磨后的厚度h’為100um)，故該導電硅穿孔101會有一定的深度d(約100um)，使該導電硅穿孔101的深寬比受限為100um/10um(即深度d為100um，寬度w為10um)。

另外，若欲使該導電硅穿孔101的深度僅為10um，將因制造方法成本過高而無法量產。具體地，因該膠材400的ttv約為10um，使研磨(機械研磨與cmp)該硅板體10的厚度h’只能磨薄至剩下100um，而后續需通過濕蝕刻(wetetch)移除該硅板體10的厚度h”約90um之多，才能使該導電硅穿孔101露出，但是若采用濕蝕刻制造方法，其蝕刻制造方法時間冗長，導致需極多蝕刻藥液且提高制作成本。

如圖1d所示，接著，形成一絕緣保護層15于該轉接側10b’上，且該絕緣保護層15外露該些導電硅穿孔101的端面，再結合多個第二導電元件16于該些導電硅穿孔101的端面上，且該第二導電元件16電性連接該導電硅穿孔101，其中，該第二導電元件16含有焊錫材料或銅凸塊，且可選擇性于該第二導電元件16下方形成有凸塊底下金屬層(underbumpmetallurgy，簡稱ubm)160。

如圖1e所示，沿如圖1d所示的切割路徑l進行切單制造方法，以獲取多個硅中介板(throughsiliconinterposer，簡稱tsi)1a，再將至少一硅中介板1a以其第二導電元件16設于一封裝基板19上，使該封裝基板19電性連接該些導電硅穿孔101，其中，該封裝基板19是以間距較大的電性接觸墊190結合該些第二導電元件16，再以底膠191包覆該些第二導電元件16。

如圖1f所示，將具有間距較小的電極墊的多個電子元件17(如芯片)設置于該些第一導電元件14上，使該電子元件17電性連接該線路層12，其中，該電子元件17以覆晶方式結合該些第一導電元件14，再以底膠171包覆該些第一導電元件14。

接著，形成封裝材18于該封裝基板19上，以令該封裝材18包覆該電子元件17與該硅中介板1a。

最后，形成多個焊球192于該封裝基板19的下側，以供接置于一如電路板的電子裝置(圖略)上。

然而，現有電子封裝件1的制法中，使用硅中介板1a作為電子元件17與封裝基板19之間信號傳遞的介質，因需具備一定深寬比的控制(即該導電硅穿孔101的深寬比為100um/10um)，才能制作出適用的硅中介板1a，因而往往需耗費大量制造方法時間及化學藥劑的成本，導致制作成本難以降低。

此外，機械研磨制造方法并未將該硅板體10薄化至所需厚度h’，故于進行cmp制造方法時，該導電硅穿孔101的銅離子會滲入該硅板體10中，但由于該硅板體10為半導體材，所以各該導電硅穿孔101之間會產生橋接或漏電等問題。

又，該些第二導電元件16為球形，因而無法制作密集的接腳數，若過于密集則有球與球之間橋接短路的問題。

另外，一般制作該硅中介板1a完成后，并不會再將該硅中介板1a置入電鍍槽中以電鍍方式形成導電金屬柱，以取代該些第二導電元件16，因為一方面制造方法困難，另一方面恐有破壞該硅中介板1a的疑慮，故該硅中介板1a無法達到高接腳數而限制終端產品的功能或效能。

因此，如何克服上述現有技術的種種問題，實已成目前亟欲解決的課題。

技術實現要素：

鑒于上述現有技術的種種缺失，本發明提供一種電子封裝件及其制法與基板結構，以大幅降低制作成本。

本發明的基板結構，包括：基板本體，其具有相對的第一表面與第二表面；以及多個導電柱，其形成于該基板本體的第一表面上并電性連接該基板本體。

本發明還提供一種電子封裝件，包括：基板本體，其具有相對的第一表面與第二表面；多個導電柱，其形成于該基板本體的第一表面上并電性連接該基板本體；至少一電子元件，其設于該基板本體的第二表面上并電性連接該基板本體；以及封裝材，其形成于該基板本體的第二表面上并包覆該電子元件。

本發明又提供一種電子封裝件的制法，其包括：形成多個導電柱于承載件中；形成基板本體于該承載件上，且令該基板本體電性連接該導電柱；設置至少一電子元件于該基板本體上，且令該電子元件電性連接該基板本體；形成封裝材于該基板本體上，以令該封裝材包覆該電子元件；以及移除該承載件，使該導電柱凸出該基板本體。

前述的制法中，該承載件為絕緣板、金屬板或半導體板材。

前述的制法中，移除該承載件的制造方法包括：形成暫時性載具于該封裝材上；以研磨制造方法部分該承載件；以及蝕刻剩余的承載件。還包括于移除該承載件后，移除該暫時性載具。例如，該暫時性載具為具膠材的玻璃，該膠材的厚度為10um；或者，該暫時性載具為膠片，其厚度為10um。

前述的電子封裝件及其制法與基板結構中，該導電柱的長寬比為1至5之間。

前述的電子封裝件及其制法與基板結構中，各該導電柱之間具有空氣間隙。

前述的電子封裝件及其制法與基板結構中，還包括形成于該些導電柱上的多個導電元件。

由上可知，本發明的電子封裝件及其制法與基板結構，通過縮小該導電柱的長寬比，使產品達到輕、薄、短、小的需求，且能提高產量，并降低制作成本。

此外，通過該些導電柱取代現有導電硅穿孔，故能大幅降低制造方法難度及制作成本。

附圖說明

圖1a至圖1f為現有電子封裝件的制法的剖面示意圖；其中，圖1c’為圖1c的局部放大圖；

圖2a至圖2h為本發明的電子封裝件的制法的剖面示意圖；其中，圖2g’為圖2g的另一實施例；以及

圖3為圖2h的后續制造方法的剖面示意圖。

符號說明：

1,2電子封裝件

1a硅中介板

10硅板體

10a置晶側

10b,10b’轉接側

100開孔

101導電硅穿孔

102絕緣材

11介電層

12線路層

120導電盲孔

13,15,26,32絕緣保護層

14,25第一導電元件

16,31第二導電元件

160,250凸塊底下金屬層

17,27電子元件

171,191底膠

18,28封裝材

19封裝基板

190電性接觸墊

192焊球

2a基板結構

2b基板本體

20承載件

200導電柱

200a上端面

200b下端面

201絕緣層

21第一介電層

21a第一表面

21b第二表面

210第一子層

22第一線路層

220第一電性接觸墊

221第一導電盲孔

23第二介電層

230第二子層

24第二線路層

240第二電性接觸墊

241第二導電盲孔

260開孔

270導電凸塊

29第二導電元件

3電子裝置

30封裝基板

300接點

31底膠

40,40’暫時性載具

400膠材

h,h’,h”,t,t’,t”,r厚度

a,d深度

w寬度

s空氣間隙

l切割路徑。

具體實施方式

以下通過特定的具體實施例說明本發明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發明的其他優點及功效。

須知，本說明書所附圖所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供本領域技術人員的了解與閱讀，并非用以限定本發明可實施的限定條件，故不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調整，在不影響本發明所能產生的功效及所能達成的目的下，均應仍落在本發明所揭示的技術內容得能涵蓋的范圍內。同時，本說明書中所引用的如“上”、“下”、“第一”、“第二”、“第三”、及“一”等用語，也僅為便于敘述的明了，而非用以限定本發明可實施的范圍，其相對關系的改變或調整，在無實質變更技術內容下，當亦視為本發明可實施的范疇。

圖2a至圖2h為本發明的電子封裝件2的制法的剖面示意圖。

如圖2a所示，提供一承載件20，且自其表面向內延伸形成有多個導電柱200。

于本實施例中，該承載件20為絕緣板、金屬板、或如硅材、玻璃等的半導體板材，且該導電柱200為金屬柱，如銅柱。

此外，以該承載件20為半導體板材為例，于制作該導電柱200時，先于該承載件20的表面上形成多個通孔，再形成一絕緣層201于該承載件20與該通孔的孔壁上，之后將導電材(如銅材)填入該通孔中，以令該導電材形成該導電柱200，且經由整平制造方法，使該導電柱200的上端面200a齊平該絕緣層201的表面。

又，可依需求采用不同的制造方法制作該導電柱200，并不限于上述。

如圖2b所示，形成一第一介電層21于該承載件20的表面上。

于本實施例中，該第一介電層21結合于該導電柱200的上端面200a與該絕緣層201的表面上。

此外，該第一介電層21分為兩第一子層210。

如圖2c所示，形成一第一線路層22于該第一介電層21中，且該第一線路層22具有多個第一電性接觸墊220與多個第一導電盲孔221，以令該第一電性接觸墊220通過該第一導電盲孔221電性連接該導電柱200。

于本實施例中，該第一電性接觸墊220與該第一導電盲孔221分別形成于不同的第一子層210中。

此外，單一該第一電性接觸墊220連接單一該第一導電盲孔221。

如圖2d所示，形成一第二介電層23于該第一介電層21上，且形成一第二線路層24于該第二介電層23中，該第二線路層24具有多個第二電性接觸墊240與多個第二導電盲孔241，以令該第二電性接觸墊240通過該第二導電盲孔241電性連接該第一線路層22。

于本實施例中，該第二介電層23分為兩第二子層230，且該第二電性接觸墊240與該第二導電盲孔241分別形成于不同的第二子層230中。

此外，單一該第二電性接觸墊240連接單一該第二導電盲孔241，且單一該第一電性接觸墊220上連接兩個第二導電盲孔241。

如圖2e所示，形成多個第一導電元件25于該些第二電性接觸墊240上。

于本實施例中，先形成一絕緣保護層26于該第二介電層23與該些第二電性接觸墊240上，且該絕緣保護層26外露該些第二電性接觸墊240，再形成該些第一導電元件25于該些第二電性接觸墊240上。

此外，該第一導電元件25含有焊錫材料或銅凸塊，且可選擇性于該第一導電元件25下方形成有凸塊底下金屬層(ubm)250。

又，單一該第一導電元件25連接兩個第二電性接觸墊240。例如，該絕緣保護層26形成多個開孔260，且令兩個第二電性接觸墊240外露于單一開孔260中，再將該第一導電元件25形成于該開孔260中。

另外，該第一介電層21、第一線路層22、第二介電層23、第二線路層24與第一導電元件25可構成基板本體2b，且該絕緣保護層26可選擇性視為該基板本體2b的一部分。

如圖2f所示，設置至少一電子元件27于該第一導電元件25上，使該電子元件27電性連接該第二線路層24。接著，形成封裝材28于該絕緣保護層26上，以令該封裝材28包覆該電子元件27。

于本實施例中，該電子元件27為主動元件、被動元件或其二者組合，且該主動元件為例如半導體芯片，而該被動元件為例如電阻、電容及電感。

此外，該電子元件27以多個導電凸塊270結合該第一導電元件25，其中，單一該導電凸塊270連接單一該第一導電元件25。

又，該封裝材28為如環氧樹脂(epoxy)的封裝膠體或介電材。

如圖2g所示，移除該承載件20，以外露該絕緣層201，且使該導電柱200凸出該第一介電層21，并使各該導電柱200之間具有空氣間隙s。

于本實施例中，先于該封裝材28上形成暫時性(temporary)載具40,40’，如圖2g及圖2g’所示，再以研磨制造方法(機械研磨配合cmp)薄化該承載件20，使其厚度r剩約25um(如圖2f所示)，之后濕蝕刻厚度r約25um的承載件20。

此外，該暫時性載具40為具膠材400的玻璃，如圖2g所示；或如圖2g’所示，該暫時性載具40’為研磨用的膠片(backsidegrindingtape)，其中，該膠材400的厚度t’或該暫時性載具40’(即膠片)的厚度t”約為10um，使其ttv約為1um。

又，該承載件20的厚度r可研磨至25um以下，故該導電柱200的深度a可為10um(如圖2f所示)，使該導電柱200的深寬比為2，如10um/5um(如圖2f所示，即深度a為10um，寬度w為5um)。

因此，本發明的制法可利用涂布薄膠的方式改善ttv(即縮小ttv)，使該承載件20于研磨時不會有碎裂風險(crackrisk)，且因ttv極小(約為1um)，故于研磨制造方法后，該承載件20的厚度r可薄化至25um以下，使后續濕蝕刻僅需移除該承載件20的厚度約25um，即可完全移除該承載件20，因而蝕刻時間大幅縮短，并大幅降低蝕刻藥液成本。

此外，該導電柱200的長寬比(或深寬比)可依需求設計為1至5之間。

又，該導電柱200為柱體，且各該導電柱200之間具有空氣間隙s，因而能制作密集的接腳數，且各該導電柱200之間不會有橋接短路的問題，因而能提升終端產品的功能或效能。

如圖2h所示，移除該第二導電元件29的端部的絕緣層201，以外露該些導電柱200的下端面200b，再形成多個如焊球的第二導電元件29于該些導電柱200的下端面200b上，且移除該暫時性載具40，以制成本發明的電子封裝件2。

于本實施例中，該基板本體2b、該些導電柱200與該些第二導電元件29作為基板結構2a。

因此，本發明的制法通過完全移除該承載件20，以外露出該導電柱200，使各該導電柱200之間具有空氣間隙s，故各該導電柱200的銅離子不會滲入該空氣間隙s中，因而各該導電柱200之間不會有橋接或漏電等問題。

此外，于后續制造方法中，如圖3所示，該電子封裝件2通過該些第二導電元件29接置于一封裝基板30上，且該些第二導電元件29電性連接該封裝基板30的接點300，之后再形成底膠31于該電子封裝件2與該電子裝置30之間，以形成電子裝置3。

本發明的制法中，可制作出深寬比較小的導電柱200，如10(um)/5(um)，故可使終端產品達到輕、薄、短、小的需求。

此外，由于該導電柱200的深度a變短，故蝕刻該通孔(如圖2a的制造方法)的時間縮短，而可提高產量(throughput)，且可節省化學藥劑費用支出。

又，本發明的制法可制作出深寬比較小的導電柱200，故相比于現有技術，移除該承載件20的時程較短，且能減少移除制造方法中的化學藥液的消耗，而能降低制造成本。

另外，本發明的制法是通過該些導電柱200取代現有導電硅穿孔，故可使終端產品達到輕、薄、短、小的需求，且無需以現有深寬比的制造方法制作該導電柱200，因而大幅降低制造方法難度及制作成本。

本發明還提供一種基板結構2a，包括：一基板本體2b、多個導電柱200以及多個第二導電元件29。

所述的基板本體2b具有相對的第一表面21a與第二表面21b。該基板本體2b包含有第一介電層21、第一線路層22、第二介電層23及第二線路層24。