
本發明涉及液晶顯示領域,尤其涉及一種頂柵薄膜晶體管的制作方法及頂柵薄膜晶體管。
背景技術:
在高分辨高框架的現實裝置中,每一個子像素的TFT需要有足夠快的速度去轉換子像素,因此急需低寄生電容及高遷移率的TFT。氧化物半導體TFT由于其較高的遷移率而引起了廣泛重視。但到目前為止,氧化物半導體TFT主要采用了常規的屬于底柵的ESL和BCE結構,以及常規的頂柵型結構。然而,由于上述常規結構的TFT具有相對較大的寄生電容及不易小尺寸化的缺點,越來越不能適用于大尺寸以及高分辨的顯示器中。因此,自對準型的頂柵TFT在大尺寸及高分辨的顯示裝置中的應用顯得尤為重要。
自對準型的頂柵TFT的結構如圖1所示。在玻璃基板10表面設置有阻擋層11,在所述阻擋層表面設置有氧化物半導體層12,在所述氧化物半導體層上方設置有柵極絕緣層13及柵極14,在所述阻擋層11、氧化物半導體層12及柵極14表面覆蓋有層間介質16,源漏極15設置在所述柵極14兩側并與所述氧化物半導體層12電連接。在自對準型的頂柵TFT的制程中,為了減小源漏極15(Source/Drain)與氧化物半導體層12的溝道區(channel)的接觸阻抗,源漏極15與柵極14之間的氧化物半導體層需要進行導體化處理,即形成可導電層,如圖1所示,d長度的氧化物半導體層往往需要進行導體化處理。
在導體化的技術中,一般運用H2,NH3,CF4,SF6,He,Ar,N2等氣體對氧化物半導體層的表面進行處理。然而采用第三方氣體進行處理往往會引入雜質氣體,比如H,F等離子,這些離子在后續的制程會擴散至氧化物半導體層,影響TFT的特性;另一方面,若采用惰性氣體,又往往達不到預想的導體化效果,源漏極15(Source/Drain)與氧化物半導體層12的溝道區(channel)的接觸阻抗仍然較高,會導致TFT開態電流較低等問題。
因此,亟需一種降低源漏極15(Source/Drain)與氧化物半導體層12的溝道區(channel)的接觸阻抗的制程。
技術實現要素:
本發明所要解決的技術問題是,提供一種頂柵薄膜晶體管的制作方法及頂柵薄膜晶體管,其能夠在沉積層間介質時便可導體化,可以保證較高的遷移率及開態電流。
為了解決上述問題,本發明提供了一種頂柵薄膜晶體管的制作方法,包括如下步驟:提供一玻璃基板;在所述玻璃基板上形成氧化物半導體層,所述氧化物半導體層包括源區、漏區及溝道區;在所述氧化物半導體層上溝道區對應位置形成柵極絕緣層;在所述柵極絕緣層上形成柵極;在所述柵極表面、所述氧化物半導體層表面及玻璃基板表面采用化學氣相沉積的方法沉積層間介質,所述源區及漏區表面導體化;形成源極及漏極,所述源極及漏極分別與所述氧化物半導體層的源區及漏區電連接。
進一步,在形成氧化物半導體層步驟之前,在所述玻璃基板表面形成阻擋層,所述氧化物半導體層形成在所述阻擋層上。
進一步,所述層間介質為SiO2。
進一步,在化學氣相沉積時,分解的離子以高能態轟擊所述氧化物半導體層的所述源區及漏區,以使所述氧化物半導體層的所述源區及漏區表面導體化。
進一步,形成源極及漏極的方法包括如下步驟:
在所述層間介質成上形成過孔,所述過孔分別暴露出所述氧化物半導體層的源區及漏區;
在所述過孔內沉積金屬,形成與所述源區電連接的源極及與所述漏區電連接的漏極。
對于第六世代及以下的薄膜晶體管顯示裝置產線,所述化學氣相沉積的功率大于等于1900W,對于第六世代以上的薄膜晶體管顯示裝置產線,所述化學氣相沉積的功率大于等于13000W。
本發明還提供一種頂柵薄膜晶體管,包括玻璃基板、在所述玻璃基板表面設置的阻擋層及在所述阻擋層表面設置的氧化物半導體層,所述氧化物半導體層包括源區、漏區及溝道區,在所述溝道區表面設置有柵極絕緣層及柵極,在所述玻璃基板、氧化物半導體層及柵極表面覆蓋有層間介質,源極和漏極設置在所述柵極兩側,并分別通過層間介質的過孔與所述氧化物半導體層的源區和漏區電連接,所述氧化物半導體層的所述源區及漏區表面導體化。
進一步,所述層間介質為SiO2。
進一步,在化學氣相沉積形成層間介質層時,分解的離子以高能態轟擊所述氧化物半導體層的所述源區及漏區表面導體化表面,以使所述氧化物半導體層的所述源區及漏區表面導體化。
對于第六世代及以下的薄膜晶體管顯示裝置產線,所述化學氣相沉積的功率大于等于1900W,對于第六世代以上的薄膜晶體管顯示裝置產線,所述化學氣相沉積的功率大于等于13000W。
本發明的優點在于,
(1)在現有的自對準型的頂柵薄膜晶體管制程中,雖然需要的光罩數量相對較少,但需要導體化處理,制程及技術難度較為復雜,本發明頂柵薄膜晶體管的制作方法省去導體化過程,大大減小了制程的復雜程度,在沉積層間介質時便可導體化,可以保證較高的遷移率及開態電流。
(2)在現有技術中,導體化處理引入第三方氣體,在后續的高溫制程中會擴散,因此限制了后續的制程溫度,而本發明頂柵薄膜晶體管的制作方法不采用第三方氣體,因此不會引入雜質氣體而影響薄膜晶體管的特性。
(3)本發明頂柵薄膜晶體管的制作方法省去導體化這一制程,既提高效率又節約成本。
附圖說明
圖1是現有的自對準型頂柵薄膜晶體管的結構示意圖;
圖2是本發明頂柵薄膜晶體管的制作方法的步驟示意圖;
圖3A~圖3F是本發明頂柵薄膜晶體管的制作方法的工藝流程圖;
圖4是采用本發明方法制作的頂柵薄膜晶體管的結構示意圖;
圖5是根據本發明頂柵薄膜晶體管的制作方法制作的頂柵薄膜晶體管的Id-Vg數據。
具體實施方式
下面結合附圖對本發明提供的頂柵薄膜晶體管的制作方法及頂柵薄膜晶體管的具體實施方式做詳細說明。
參見圖2,本發明提供一種頂柵薄膜晶體管的制作方法,所述方法包括如下步驟:步驟S20、提供一玻璃基板;步驟S21、在所述玻璃基板上形成氧化物半導體層,所述氧化物半導體層包括源區、漏區及溝道區;步驟S22、在所述氧化物半導體層上溝道區對應位置形成柵極絕緣層;步驟S23、在所述柵極絕緣層上形成柵極;步驟S24、在所述柵極表面、所述氧化物半導體層表面及玻璃基板表面采用化學氣相沉積的方法沉積層間介質,所述源區及漏區表面導體化;步驟S25、形成源極及漏極,所述源極及漏極分別與所述氧化物半導體層的源區及漏區電連接。
圖3A~圖3F是本發明頂柵薄膜晶體管的制作方法的工藝流程圖。
參見圖3A及步驟S20,提供一玻璃基板30。在本步驟中,作為可選步驟,還可以在所述玻璃基板30表面形成阻擋層31。
參見圖3B及步驟S21,在所述玻璃基板30上形成氧化物半導體層32,在本具體實施方式中,在所述阻擋層31上形成氧化物半導體層32。形成所述氧化物半導體層32的方法與現有技術中的自對準型頂柵TFT結構中形成氧化物半導體層的方法相同,本領域技術人員可從現有技術中獲取。所述氧化物半導體層32包括源區321、漏區322及溝道區323。
參見圖3C及步驟S22,在所述氧化物半導體層32的溝道區323對應位置上形成柵極絕緣層33,此步驟可采用沉積的方法形成柵極絕緣層33。
參見圖3D及步驟S23,在所述柵極絕緣層33上形成柵極34。
參見圖3E及步驟S24,在所述柵極34表面、所述氧化物半導體層32的源區321及漏區322表面及玻璃基板30或阻擋層31表面采用化學氣相沉積的方法沉積層間介質35。在本具體實施方式中,所述層間介質35的材料為SiO2。
對于第六世代及以下的薄膜晶體管顯示裝置產線,所述化學氣相沉積的功率大于等于1900W,對于第六世代以上的薄膜晶體管顯示裝置產線,所述化學氣相沉積的功率大于等于13000W,沉積時分解的離子以高能態轟擊氧化物半導體層32的源區321及漏區322的表面,由于氧化物半導體層32本身較薄且敏感,因此,氧化物半導體層32的源區321及漏區322的表面導體化,形成導體層39,進而實現源漏極與氧化物半導體層的低接觸阻抗。同時,柵極及柵極絕緣層又能保護氧化物半導體層32的溝道區323不受損傷。
參見圖3F及步驟S25,形成源極36及漏極37,所述源極36及漏極37分別與所述氧化物半導體層的源區321及漏區322電連接。形成源極36及漏極37的方法包括如下步驟:
在所述層間介質35上形成過孔38,所述過孔38分別暴露出所述氧化物半導體層32的源區321及漏區322。在所述過孔38內沉積金屬,形成與所述源區321電連接的源極36及與所述漏區322電連接的漏極37。
本發明頂柵薄膜晶體管的制作方法在自對準型的頂柵TFT制程中,省去半導體層導體化制程,在后續的層間介質(ILD CVD(SiOx))沉積中改變沉積參數,達到在沉積層間介質時便可使源區及漏區導體化,可以保證較高的遷移率及開態電流。
參見圖4,本發明還提供一種頂柵薄膜晶體管。所述頂柵薄膜晶體管包括玻璃基板40、在所述玻璃基板40表面設置的阻擋層41及在所述阻擋層41表面設置的氧化物半導體層42。所述氧化物半導體層42包括源區421、漏區422及溝道區423。在所述溝道區423表面設置有柵極絕緣層43及柵極44。在所述玻璃基板40、氧化物半導體層42及柵極44表面覆蓋有層間介質45。源極46和漏極47設置在所述柵極44兩側,并分別通過層間介質45的過孔48與所述氧化物半導體層42的源區421和漏區422電連接,所述氧化物半導體層42的所述源區421及漏區422表面導體化,形成導體層49。
圖5是根據本發明頂柵薄膜晶體管的制作方法制作的頂柵薄膜晶體管的Id-Vg數據,W/L=0.5,得到的遷移率可達到16.42;然而采用其它常規方式沉積的層間介質,制備常規的頂柵薄膜晶體管,所得到的薄膜晶體管無明顯半導體特性。
以上所述僅是本發明的優選實施方式,應當指出,對于本技術領域的普通技術人員,在不脫離本發明原理的前提下,還可以做出若干改進和潤飾,這些改進和潤飾也應視為本發明的保護范圍。