記憶元件及其制造方法
【技術領域】
[0001]本發明涉及一種半導體元件及其制造方法，特別是涉及一種記憶元件及其制造方法。
【背景技術】
[0002]隨著科技日新月異，電子元件的進步增加了對更大儲存能力的需要。為了增加儲存能力，記憶元件變得更小而且集成度更高。因此，三維記憶元件已逐漸受到業界的高度關注。
[0003]然而，隨著三維記憶元件的集成度提高，由于高高寬比(High aspect rat1)與復合膜堆疊(Complex film stack)所導致垂直柵極(Vertical gate)工藝上的缺陷也隨之增力口。上述缺陷包括位元線通道的彎曲(BL channel bending)與字元線橋接(WL bridge)的現象等等。因此，如何發展出一種高集成度的記憶元件及其制造方法，以避免位元線通道的彎曲與字元線橋接的現象已成為當前業界重要的研發課題之一。
【發明內容】
[0004]本發明的目的在于，提供一種新的記憶元件及其制造方法，所要解決的技術問題是使其可以解決垂直柵極工藝上位元線通道的彎曲與字元線橋接的問題。
[0005]本發明的另一目的在于，提供一種新的記憶元件及其制造方法，所要解決的技術問題是使其可以應用在電荷捕捉記憶體(Charge trapping memory)、非揮發記憶體(Non-volatile memory)以及嵌入式記憶體(Embedded memory)。
[0006]本發明的目的及解決其技術問題是采用以下技術方案來實現的。依據本發明提出的一種記憶元件，包括多個柵極柱結構與多個介電柱沿著相同方向交替設置，且埋入于堆疊層中，將堆疊層分隔成多個堆疊結構。
[0007]本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。
[0008]前述的記憶元件，還包括基底、多個字元線、多個隔離結構以及上述堆疊結構。其中，基底具有多個第一區與多個第二區，該些第一區與該些第二區沿著第一方向相互交替。多個字元線位于基底上，每一字元線沿著第一方向延伸，且橫越該些第一區與該些第二區。多個隔離結構位于相鄰兩個字元線之間的基底上，每一隔離結構沿著第一方向延伸，且橫越該些第一區與該些第二區。堆疊結構是位于第二區的該些字元線與該些隔離結構上，每一堆疊結構沿著第二方向延伸，且橫越該些字元線與該些隔離結構。該些柵極柱結構是位于第一區內，每一柵極柱結構沿著第三方向延伸。每一柵極柱結構包括導體柱與電荷儲存層。每一導體柱的底部與所對應的字元線電性連接。每一電荷儲存層位于所對應的導體柱周圍，以電性隔離所對應的堆疊結構以及導體柱。其中第一方向與第二方向不同，且與第三方向不同。該些介電柱是位于第一區中的隔離結構上。該些介電柱沿著第三方向延伸且與該些柵極柱結構沿著第二方向相互交替，以電性隔離柵極柱結構與堆疊結構。
[0009]前述的記憶元件，其中相鄰兩個第一區的柵極柱結構及介電柱之間的第二區的堆疊結構的側壁的形狀包括鋸齒狀或波浪狀。
[0010]前述的記憶元件，其中每一堆疊結構包括多個絕緣層與多個導體層，其中該些絕緣層與該些導體層沿著第三方向交互堆疊。
[0011]前述的記憶元件，其中每一堆疊結構兩側的該些柵極柱結構構成為雙柵極(DualGate)結構。
[0012]本發明的目的及解決其技術問題還采用以下技術方案來實現。依據本發明提出的一種記憶元件的制造方法，其步驟如下:提供基底，該基底具有多個第一區與多個第二區。該些第一區與該些第二區沿著第一方向相互交替。在基底上形成多個字元線。每一字元線沿著第一方向延伸，且橫越該些第一區與該些第二區。在每一字元線之間的基底上形成隔離結構。每一隔離結構沿著第一方向延伸，且橫越該些第一區與該些第二區。其中該些字元線與該些隔離結構沿著第二方向相互交替。在基底上形成堆疊層。在第一區的字元線上的堆疊層中形成多個第一孔洞，以暴露字元線的頂面。在每一第一孔洞中形成柵極柱結構。每一柵極柱結構沿著第三方向延伸。每一柵極柱結構包括導體柱與電荷儲存層。每一導體柱的底部與所對應的字元線電性連接。每一電荷儲存層位于所對應的導體柱周圍，以電性隔離所對應的堆疊層以及導體柱。上述第一方向與第二方向不同，且與第三方向不同。在第一區的隔離結構上的堆疊層中形成多個第二孔洞，以暴露出隔離結構的頂面。該些第二孔洞與該些柵極柱結構沿著第二方向相互交替。每一第二孔洞與其相鄰的柵極柱結構互相接觸，使得堆疊層在第二區中形成多個堆疊結構。上述堆疊結構沿著第二方向延伸。在每一第二孔洞中形成介電柱。上述介電柱沿著第三方向延伸，且該些介電柱與該些柵極柱結構沿著第二方向相互交替，以電性隔離柵極柱結構與堆疊結構。
[0013]本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。
[0014]前述的記憶元件的制造方法，其中在每一第一孔洞中形成所對應的柵極柱結構的步驟如下:在基底上形成電荷儲存材料層。電荷儲存材料層覆蓋堆疊層的頂面、第一孔洞的側壁以及字元線的頂面。進行非等向性蝕刻工藝，移除部分電荷儲存材料層，以暴露堆疊層與字元線的頂面，以在每一第一孔洞的側壁上形成電荷儲存層。之后，在每一第一孔洞中形成導體柱，使得每一電荷儲存層位于所對應的導體柱周圍。
[0015]前述的記憶元件的制造方法，其中在每一第二孔洞中形成所對應的介電柱的步驟如下:在基底上形成介電材料層。上述介電材料層填入第二孔洞中。之后，對介電材料層進行平坦化工藝，以暴露出柵極柱結構與堆疊結構的頂面。
[0016]前述的記憶元件的制造方法，其中每一堆疊結構包括多個絕緣層與多個導體層。該些絕緣層與該些導體層沿著第三方向交互堆疊。
[0017]本發明的目的及解決其技術問題另外再采用以下技術方案來實現。依據本發明提出的一種記憶元件的制造方法，包括在基底上形成堆疊層，將多個柵極柱結構與多個介電柱埋入于堆疊層中。該些柵極柱結構與該些介電柱沿著相同方向交替設置，將堆疊層分隔成多個堆疊結構。
[0018]本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。
[0019]前述的記憶元件的制造方法，其中將多個柵極柱結構與多個介電柱埋入于該堆疊層中的步驟如下:在堆疊層中形成多個第一孔洞。在第一孔洞中形成柵極柱結構。在堆疊層中形成多個第二孔洞，其中該些第二孔洞與該些柵極柱結構沿著一相同方向互相交替。在第二孔洞中形成介電柱。
[0020]前述的記憶元件的制造方法，其中在第一孔洞中形成柵極柱結構的步驟包括:在每一第一孔洞中形成電荷儲存層；以及在每一第一孔洞中形成導體柱，使該電荷儲存層位于該導體柱周圍。
[0021]本發明與現有技術相比具有明顯的優點和有益效果。借由上述技術方案，本發明記憶元件及其制造方法至少具有下列優點及有益效果:本發明利用個別的蝕刻工藝與沉積工藝，在堆疊層中嵌入多個柵極柱結構與多個介電柱，使得堆疊層被分隔成多個堆疊結構(例如是做為位元線)。因此，本發明的記憶元件及其制造方法可避免位元線通道的彎曲與字元線橋接的問題，提升產品的可靠度。
[0022]上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的技術手段，而可依照說明書的內容予以實施，并且為了讓本發明的上述和其他目的、特征和優點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。
【附圖說明】
[0023]圖1A至圖1E是依照本發明實施例所繪示的記憶元件的制造流程的俯視示意圖。
[0024]圖2A至圖2E分別是沿圖1A至圖1E的A_A線的剖面示意圖。
[0025]10,20:孔洞100:基底
[0026]102:隔離層104:字元線
[0027]105:隔離結構106:堆疊層
[0028]106a、114b:導體層106b、114a:絕緣層
[0029]108:柵極柱結構110:電荷儲存層
[0030]112:導體柱114:堆疊結構
[0031]116:介電柱D1、D2、D3:方向
[0032]R1、R2:區
【具體實施方式】
[0033]為更進一步闡述本發明為達成預定發明目的所采取的技術手段及功效，以下結合附圖及較佳實施例，對依據本發明提出的記憶元件及其制造方法其【具體實施方式】、結構、方法、步驟、特征及其功效，詳細說明如后。
[0034]圖1A至圖1E是依照本發明實施例所繪示的