專利名稱：一種具上升下降時間調整功能的mos電流模式邏輯電路的制作方法
技術領域：
本實用新型涉及MOS電流模式邏輯電路，尤其涉及一種具上升下降時間調 整功能的M0S電流模式邏輯電路。
背景技術：
在傳統的低速電流源邏輯電i 各中，上升時間和下降時間的不匹配對電i 各的 最終性能造成的影響不大，但是對于高速或超高速的電路，這種情況就不能忽 視了，尤其對于電流源邏輯電路輸出信號，其上升時間和下降時間之間的匹配 對眼圖特性影響非常大。而眼圖測試作為評判高速電路抗噪聲干擾的重要方法， 故在高速電路中需保持上升時間和下降時間的匹配，即上升時間和下降時間均 需與設計值一致或兩者比值恒定。參見圖1,其顯示了現有技術中一預設計的M0S電流模式邏輯電路(MOS Current Mode Logic;簡稱MCML)電3各的結構，如圖所示，該預i殳計的MCML電 路主要包括由N溝道場效應管MG和Ml構成的輸入差分對、電性連接在輸入差 分對M0和Ml的漏纟及和一電壓源VDD間的漏才及電阻對RO和Rl 、電性連4妻在輸 入差分對M0和M1的漏極與地間的接地電容對CO、 CI和電性連接在輸入差分對 MO和Ml的源極與地間的且由N溝道場效應管M2構成的恒流源，該輸入差分對 MO和Ml的柵極分別為正負極輸入信號INP和INN的輸入端，其漏極分別為正負 極輸出信號OUTP和OUTN的輸出端。但是，上述結構的預設計的MCML電路會出現上升時間和下降時間不匹配的 狀況，經上升時間和下降時間測試4義器(例如為示波器)的測試圖1所示的電 路的上升時間和下降時間分別為274和221皮秒，與兩者均為280皮秒的設計 值相比，在容許的誤差范圍(例如為10皮秒)內可認為該上升時間與設計值相 同，但該下降時間明顯小于設計值。如此將會影響通過眼圖測試測量電路的抗 噪特性。因此，如何提供一種具上升下降時間調整功能的M0S電流模式邏輯電路以將預設計的MOS電流模式邏輯電路其中一個小于設計值，另一個等于設計值的上升和下降時間均調整為設計值，已成為業界亟待解決的技術問題。 實用新型內容本實用新型的目的在于提供一種具上升下降時間調整功能的MOS電流模式 邏輯電路，通過所迷電路可將上升時間和下降時間均調整為設計值。本實用新型的目的是這樣實現的 一種具上升下降時間調整功能的MOS電 流模式邏輯電路，用于在預設計的MOS電流模式邏輯電路的上升和下降時間中 一個小于設計值，另一個等于設計值時將兩者均調整至設計值，該具上升下降 時間調整功能的MOS電流模式邏輯電路包括該預設計的MOS電流模式邏輯電路， 該預設計的MOS電流模式邏輯電路具有一輸入差分對，該具上升下降時間調整 功能的MOS電流模式邏輯電路還包括串聯連接在該輸入差分對兩源極的源極電 阻對。在上述的具上升下降時間調整功能的MOS電流模式邏輯電路中，該預設計 的MOS電流模式邏輯電路還具有漏極電阻對、 一接地電容對和一電性連接在該 源極電阻對與地間的恒流源，該輸入差分對的兩漏極分別通過該漏極電阻對電 性連接至一電壓源，該輸入差分對的兩漏極還分別通過該接地電容對電性連接 至地。在上述的具上升下降時間調整功能的MOS電流模式邏輯電路中，該恒流源 為N型場效應管，該N型場效應管的漏極串聯連接在該源極電阻對上，源極連 接在地上。 在上述的具上升下降時間調整功能的MOS電流模式邏輯電路中，該具上升 下降時間調整功能的MOS電流模式邏輯電路的信號輸入、輸出端分別設置在該 輸入差分對的柵極和漏極。在上述的具上升下降時間調整功能的MOS電流模式邏輯電路中，該輸入差 分對由N型場效應管構成。與現有技術中預設計的MOS電流模式邏輯電路的上升和下降時間其中任一 個小于設計值相比，本實用新型的具上升下降時間調整功能的MOS電流模式邏 輯電路在預設計的MOS電流模式邏輯電路中的輸入差分對的兩源極上串聯連接了源極電阻對，如此可將電路的上升時間和下降時間均調整為設計值。
本實用新型的具上升下降時間調整功能的M0S電流模式邏輯電路由以下的 實施例及附圖給出。圖1為現有技術的預設計的M0S電流模式邏輯電路的電路圖；圖2為本實用新型的具上升下降時間調整功能的MOS電流模式邏輯電路的電路圖。
具體實施方式
以下將對本實用新型的具上升下降時間調整功能的MOS電流模式邏輯電路 作進一步的詳細描述。本實用新型的具上升下降時間調整功能的MOS電流模式邏輯電路，用于在 預設計的MOS電流模式邏輯電路的上升和下降時間中一個小于設計值，另一個 等于設計值時將兩者均調整至設計值。在本實施例中，所述預設計的MOS電流 模式邏輯電路如圖l所示，在其他實施例中，所述預設計的MOS電流模式邏輯 電路可由多個如圖1所示的電路串聯或并聯而成。參見圖2,本實用新型的具上升下降時間調整功能的MOS電流才莫式邏輯電路 包括如圖1所示的預設計的MOS電流才莫式邏輯電^各和源極電阻對R2和R3;所述 預設計的MOS電流模式邏輯電路包括N溝道場效應管MO和Ml構成的輸入差分 對、漏4及電阻對R0和R1、接地電容對CQ和C1、電性連4妄在源4及電阻對R2和 R3與地間的且由N溝道場效應管M2構成的恒流源，所述輸入差分對MO和M1的 兩漏纟及上分別通過所述漏纟及電阻對RO和Rl電性連4妻至電壓源VDD,所述輸入差 分對MG和Ml的兩漏極還分別通過所述4妻i也電容對CO和CI電性連接至地；源 極電阻對R2和R3電性連j妄在所述差分對MO和Ml的兩源極與所述恒流源M2的 漏才及間。本實用新型的具上升下降時間調整功能的MOS電諒j莫式邏輯電路的正負極 輸入信號INP和INN的輸入端分別為輸入差分對MQ和Ml的柵極，正負極輸出 信號OUTP和OUTN的輸出端分別為輸入差分對Ml和MO的漏極。經上升時間和下降時間測試儀器(例如為示波器)測試本實用新型的具上升下降時間調整功能的M0S電流模式邏輯電路，測出所述上升和下降時間分別 為281和280皮秒，在容許的誤差范圍(例如為10皮秒)內所述上升和下降時 間均達到了設計值。綜上所述，本實用新型的具上升下降時間調整功能的MOS電流模式邏輯電 路在所述差分對的兩漏極與所述恒流源間電性連接了源極電阻對，實驗數據證 明可將電路的上升時間和下降時間均調整為設計值。
權利要求1、一種具上升下降時間調整功能的MOS電流模式邏輯電路，用于在預設計的MOS電流模式邏輯電路的上升和下降時間中一個小于設計值，另一個等于設計值時將兩者均調整至設計值，該具上升下降時間調整功能的MOS電流模式邏輯電路包括該預設計的MOS電流模式邏輯電路，該預設計的MOS電流模式邏輯電路具有一輸入差分對，其特征在于，該具上升下降時間調整功能的MOS電流模式邏輯電路還包括串聯連接在該輸入差分對兩源極的源極電阻對。
2、 如權利要求1所述的具上升下降時間調整功能的MOS電流模式邏輯電路， 其特征在于，該預設計的MOS電流模式邏輯電路還具有漏極電阻對、 一接地電 容對和一電性連接在該源極電阻對與地間的恒流源，該輸入差分對的兩漏極分別通過該漏極電阻對電性連接至一 電壓源，該輸入差分對的兩漏極還分別通過 該接地電容對電性連接至地。
3、 如權利要求2所述的具上升下降時間調整功能的MOS電流模式邏輯電路， 其特征在于，該恒流源為N型場效應管，該N型場效應管的漏極串聯連接在該 源極電阻對上，源極連接在地上。
4、 如權利要求1所述的具上升下降時間調整功能的MOS電流模式邏輯電路， 其特征在于，該具上升下降時間調整功能的MOS電流模式邏輯電路的信號輸入、 輸出端分別設置在該輸入差分對的柵極和漏極。
5、 如權利要求1所述的具上升下降時間調整功能的MOS電流模式邏輯電路， 其特征在于，該輸入差分對由N型場效應管構成。
專利摘要本實用新型提供了一種具上升下降時間調整功能的MOS電流模式邏輯電路，用于在預設計的MOS電流模式邏輯電路的上升和下降時間中一個小于設計值，另一個等于設計值時將兩者均調整至設計值。現有技術中預設計的MOS電流模式邏輯電路的上升和下降時間中有一個不滿足設計要求且小于設計值，會嚴重影響電路的抗噪測試。本實用新型的電路包括具有一輸入差分對的預設計的MOS電流模式邏輯電路和串聯連接在該輸入差分對兩源極的源極電阻對。本實用新型的具上升下降時間調整功能的MOS電流模式邏輯電路可將預設計的MOS電流模式邏輯電路的上升和下降時間均調整為設計值。
文檔編號H03K19/01GK201113975SQ200720076620
公開日2008年9月10日 申請日期2007年10月24日 優先權日2007年10月24日
發明者皓 劉, 喻騫宇, 楊家奇, 沈志遠, 鄧志兵 申請人:中芯國際集成電路制造(上海)有限公司