專利名稱：一種具上升下降時間調整功能的mos電流模式邏輯電路的制作方法
技術領域：
本實用新型涉及MOS電流模式邏輯電路，尤其涉及一種具上升下降時間調 整功能的M0S電流模式邏輯電路。
背景技術：
在傳統的低速電流源邏輯電路中，上升時間和下降時間的不匹配不會對電 路的最終性能造成很大的影響，但是對于高速或超高速的電路，這種情況就不 能忽視了，尤其對于電流源邏輯電路輸出信號，其上升時間和下降時間之間的 匹配對眼圖特性影響非常重要。而眼圖測試作為評判高速電路抗噪聲干擾的重 要方法，故在高速電路中需保持上升時間和下降時間的匹配，即上升時間和下 降時間均需與設計值 一致。參見圖1,其顯示了現有技術中一預設計的M0S電流模式邏輯電路(MOS Current Mode Logic;簡稱MCML)電路的結構，如圖所示，該預設計的MCML電 路主要包括由N溝道場效應管M0和Ml構成的第一輸入差分對、電性連接在第 一輸入差分對MO和Ml的漏極和一電壓源VDD間的漏極電阻對RO和Rl 、電性 連接在第 一輸入差分對MO和Ml的漏極與地間的第二4妄地電容對C0 、 C1和電性 連接在第一輸入差分對MO和Ml的源極與地間的且由N溝道場效應管M2構成的 恒流源，該第一輸入差分對MO和Ml的柵極分別為正負極輸入信號INP和INN 的輸入端，其漏極分別為正負極輸出信號OUTP和OUTN的輸出端。但是，上述結構的預設計的MCML電路會出現上升時間和下降時間不匹配的 狀況，經上升時間和下降時間測試儀器(例如為示波器)的測試圖1所示的電 路的上升時間和下降時間分別為274和221皮秒，與兩者均為254皮秒的設計 值相比，上升時間明顯大于設計值，下降時間明顯小于設計值。如此將會影響 通過眼圖測試測量電路的抗噪性能。因此，如何提供一種具上升下降時間調整功能的MOS電流模式邏輯電路以將預設計的M0S電流模式邏輯電路其中一個小于設計值，另一個大于設計值的 上升、下降時間均調整到設計值，已成為業界亟待解決的技術問題。實用新型內容本實用新型的目的在于提供一種具上升下降時間調整功能的M0S電流模式 邏輯電路，通過所述電路可將上升時間和下降時間均調整為設計值。本實用新型的目的是這樣實現的 一種具上升下降時間調整功能的M0S電 流模式邏輯電路，用于在預設計的MOS電流模式邏輯電路的上升和下降時間中 一個小于設計值，另一個大于設計值時將兩者均調整為設計值，該具上升下降 時間調整功能的MOS電流模式邏輯電路包括該預設計的MOS電流模式邏輯電路， 該預設計的MOS電流模式邏輯電路具有第一輸入差分對，該具上升下降時間調 整功能的MOS電流模式邏輯電路還包括兩漏極串聯連接在該第一輸入差分對的 兩源極上的第二輸入差分對、電性連接在該第一差分對的兩源極與地間的第一 接地電容對以及串聯連接在第二差分對的兩源極上的源極電阻對。在上述的具上升下降時間調整功能的MOS電流模式邏輯電路中，該預設計 的MOS電流模式邏輯電路還具有漏極電阻對、第二接地電容對和一電性連接在 該源極電阻對與地間的恒流源，該第 一差分對的兩漏極分別通過該漏極電阻對 電性連接至 一 電壓源，該第 一差分對的兩漏極還分別通過該第二接地電容對電 性連接至地。在上述的具上升下降時間調整功能的MOS電流^莫式邏輯電i 各中，該恒流源 為N型場效應管，該N型場效應管的漏極連接在該源極電阻對上。在上述的具上升下降時間調整功能的MOS電流模式邏輯電路中，該具上升 下降時間調整功能的MOS電流模式邏輯電路的信號輸入、輸出端分別設置在該 第 一差分對的柵極和漏極，該信號輸入端還設置在該第二差分對的柵極。在上述的具上升下降時間調整功能的MOS電流模式邏輯電路中，該第一差 分對由N型場效應管構成。在上述的具上升下降時間調整功能的MOS電流模式邏輯電路中，該第二差 分對由N型場效應管構成。與現有技術中預設計的MOS電流;漠式邏輯電if各的上升和下降時間其中一個 大于設計值， 一個小于設計值相比，本實用新型的具上升下降時間調整功能的M0S電流模式邏輯電路在預設計的M0S電流模式邏輯電路的第一差分對的兩源極上串聯連接了第二差分對，并在該第一差分對的兩漏極與地間電性連接了第一 接地電容對，且在第二差分對的兩源極上串聯連4妻了源極電阻對，通過測試可 發現電路的上升和下降時間均被調整到了設計值。
本實用新型的具上升下降時間調整功能的M0S電流模式邏輯電路由以下的實施例及附圖給出。圖1為現有技術的預設計的M0S電流模式邏輯電路的電路圖；圖2為本實用新型的具上升下降時間調整功能的M0S電流模式邏輯電路的電路圖。
具體實施方式
以下將對本實用新型的具上升下降時間調整功能的MOS電流才莫式邏輯電3各 作進一步的詳細描述。本實用新型的具上升下降時間調整功能的MOS電流模式邏輯電路，用于在 預設計的MOS電流模式邏輯電路的上升和下降時間其中一個小于設計值，另一 個大于設計值時將兩者均調整為設計值。在本實施例中，所述預設計的MOS電 流模式邏輯電路如圖1所示，在其他實施例中，所述預設計的MOS電流模式邏 輯電路可由多個圖1所示的電路串聯或并聯而成。參見圖2,本實用新型的具上升下降時間調整功能的MOS電流模式邏輯電路 包括如圖1所示的預設計的MOS電流模式邏輯電路、由N溝道場效應管M3和M4 構成第二輸入差分對、第一接地電容對C2和C3和串聯連接在第二差分對M3和 M4的兩源極上的源極電阻對R2和R3;所述預設計的MOS電流模式邏輯電路包 括N溝道場效應管MO和Ml構成的第一差分對、漏極電阻對RO和Rl、第二接地 電容對CO和Cl、電性連4妄在源極電阻對R2和R3與地間的且由N溝道場效應管 M2構成的恒流源，所述第一差分對MO和Ml的兩漏纟及分別通過所述漏極電阻對 RO和Rl電性連接至電壓源VDD,所述第一差分對MO和Ml的兩漏極還分別通過 所述第二4妻地電容對CO和Cl電性連接至地；第二輸入差分M3和M4的兩漏極串聯連接在所述第一輸入差分對M0和Ml的兩源才及上，第一接地電容對C2和C3 電性連接在所述第一差分對MO和Ml的兩源極與地間，源極電阻對R2和R3電 性連接在第二差分對M3和M4的兩源極與恒流源M2的漏極間。本實用新型的具上升下降時間調整功能的MOS電流模式邏輯電路的正負極 輸入信號INP和INN的輸入端分別為第 一差分對畫和Ml的4冊極，正負極輸出 信號OUTP和OUTN的輸出端分別為第一差分對Ml和MQ的漏極，所述正負極輸 入信號INP和INN還輸入至所述第二差分對M3和M4的柵極。經上升時間和下降時間測試儀器(例如為示波器)測試本實用新型的具上 升下降時間調整功能的MOS電流模式邏輯電路，測出所述上升和下降時間均為 254皮秒，兩者均達到了設計值(即254皮秒)。綜上所述，本實用新型的具上升下降時間調整功能的MOS電流模式邏輯電 路在預設計的MOS電流模式邏輯電路的第一差分對的兩源極上串聯連接了第二 差分對，并在所述第一差分對的兩漏極與地間電性連接了第一4妻地電容對，且 在第二差分對的兩源極上串聯連接了源極電阻對，通過測試可發現電路的上升 和下降時間均被調整到了設計值。
權利要求1、一種具上升下降時間調整功能的MOS電流模式邏輯電路，用于在預設計的MOS電流模式邏輯電路的上升和下降時間中一個小于設計值，另一個大于設計值時將兩者均調整為設計值，該具上升下降時間調整功能的MOS電流模式邏輯電路包括該預設計的MOS電流模式邏輯電路，該預設計的MOS電流模式邏輯電路具有第一輸入差分對，其特征在于，該具上升下降時間調整功能的MOS電流模式邏輯電路還包括兩漏極串聯連接在該第一輸入差分對的兩源極上的第二輸入差分對、電性連接在該第一差分對的兩源極與地間的第一接地電容對以及串聯連接在第二差分對的兩源極上的源極電阻對。
2、 如權利要求1所述的具上升下降時間調整功能的MOS電流模式邏輯電路， 其特征在于，該預設計的MOS電流模式邏輯電路還具有漏極電阻對、第二接地 電容對和一電性連接在該源極電阻對與地間的恒流源，該第一差分對的兩漏極 分別通過該漏極電阻對電性連接至一 電壓源，該第 一差分對的兩漏極還分別通 過該第二接地電容對電性連接至地。
3、 如權利要求2所述的具上升下降時間調整功能的MOS電流模式邏輯電路， 其特征在于，該恒流源為N型場效應管，該N型場效應管的漏極串聯連接在該 源極電阻對上，源極連接在地上。
4、 如權利要求1所述的具上升下降時間調整功能的MOS電流模式邏輯電路， 其特征在于，該具上升下降時間調整功能的MOS電流模式邏輯電路的信號輸入、 輸出端分別設置在該第一差分對的柵極和漏極，該信號輸入端還設置在該第二 差分對的柵才及。
5、 如權利要求1所述的具上升下降時間調整功能的MOS電流模式邏輯電路， 其特征在于，該第一差分對由N型場效應管構成。
6、 如權利要求1所述的具上升下降時間調整功能的MOS電流模式邏輯電路， 其特征在于，該第二差分對由N型場效應管構成。
專利摘要本實用新型提供了一種具上升下降時間調整功能的MCML電路，用于在預設計的MCML電路的上升和下降時間中一個大于設計值，一個小于設計值時將兩者均調整為設計值。現有技術中預設計的MCML電路的上升和下降時間中一個大于設計值，一個小于設計值，會嚴重影響電路的抗噪測試。本實用新型的具上升下降時間調整功能的MCML電路包括具有第一輸入差分對的預設計的MOS電流模式邏輯電路、兩漏極串聯連接在該第一輸入差分對的兩源極上的第二輸入差分對、電性連接在該第一差分對的兩源極與地間的第一接地電容對以及串聯連接在第二差分對的兩源極上的源極電阻對。通過本實用新型可將預設計的MCML電路的上升和下降時間均調整為設計值。
文檔編號H03K19/017GK201113976SQ20072007662
公開日2008年9月10日 申請日期2007年10月24日 優先權日2007年10月24日
發明者皓 劉, 喻騫宇, 楊家奇, 沈志遠, 鄧志兵 申請人:中芯國際集成電路制造(上海)有限公司