專利名稱：采用cmos工藝實現的射頻功率放大器的制作方法
技術領域：
本發明涉及應用于移動設備的射頻模塊集成技術，特別涉及射頻前端功放的集成技術。
背景技術：
對傳統手機所用的半導體芯片而言，一塊終端主板需要由射頻前端、射頻收發器、電源管理、閃存、基帶處理、觸摸屏控制等多塊芯片組成。基帶處理芯片負責將語音和文本信號進行編碼和解碼形成數字信號。射頻收發器負責以數字信號對高頻載波進行調制和解調，而射頻前端則負責將被調制的射頻載波信號放大發射出去或接受有基站發射的射頻信號送至射頻收發器。目前所有的手機半導體芯片除去射頻前端以外均由標準的CMOS工藝 實現。由于射頻前端需要對射頻信號進行功率放大，而CMOS工藝在高速高功率方面難以滿足射頻前端的要求，一直以來射頻前端的主流工藝都是砷化鎵工藝，這樣大大降低了手機芯片的集成度，不利于降低成本，同時也不利于減小手機電路的體積。由于傳統射頻芯片幾乎要占去手機電路板的一半空間，這無疑限制了更多功能的加入，并且人們對低成本的手機芯片解決方案的追求始終不會停止，這就需要不斷的提高手機芯片的集成度。采用CMOS工藝，通過復雜的電路設計實現射頻前端并使其與射頻收發器集成是降低手機芯片系統成本的一條路徑。對于CMOS射頻前端，要提高效率，需要較小的晶體管；而要增大功率，又需要較大的晶體管，這是一個難以調和的矛盾。為了保證CMOS器件能工作在手機頻段，所選的CMOS器件一般都具備很小的尺寸，這樣一來器件的耐壓性能會大大降低。但是為了輸出較大的功率，器件又必須能夠承受較大的電壓。這一矛盾成為了阻礙射頻前端與其他手機芯片集成的障礙。本發明提出一種采用標準CMOS工藝實現高性能2G手機射頻前端功率放大器的方法，并提出將射頻前端功放芯片與射頻收發器集成在一顆晶圓的架構。
發明內容
本發明需解決的問題是采用CMOS工藝實現射頻前端功率放大器。為解決上述問題，本發明所采取的技術方案為一種采用CMOS工藝實現的射頻功率放大器，包括
源極、漏極依次相連的CMOS晶體管一、CMOS晶體管二、CMOS晶體管三，晶體管三源極接
地；
三個級聯的反向器，所述反向器三輸出端與CMOS晶體管三的柵極連接，用于驅動CMOS晶體管三；反向器一的輸入端作為功率放大器輸入端接入射頻信號；
CMOS晶體管一、CMOS晶體管二柵極分別接直流電壓源；
CMOS晶體管一漏極作為功率放大器輸出端，該端通過電感接直流電壓VDD，該電感用于為放大器的輸出端提供直流偏置；
基于上述基本方案的一種優選方案為所述CMOS晶體管一、CMOS晶體管二、CMOS晶體管三的襯底與源極之間分別通過電阻連接。該電阻可以減小各個CMOS晶體管的襯底電流，使CMOS晶體管電流主要由源極流出。基于上述基本方案的另一種優選方案為所述功率放大器輸入端串接有濾波電容，射頻信號通過濾波電容輸入反向器一。本發明還提供一種如下采用差分方式實現的具有兩個輸入端和兩個輸出端的射頻功率放大器的技術方案
一種采用CMOS工藝實現的射頻功率放大器，包括
由兩個CMOS晶體管組組成的差分放大電路及分別用于驅動兩個CMOS晶體管組的兩個反向器級聯電路； 每個CMOS晶體管組包括源極、漏極依次相連的CMOS晶體管一、CMOS晶體管二、CMOS晶體管三；每個反向器級聯電路包括三個級聯的反向器一、反向器二、反向器三；一個反向器 級聯電路對應驅動一個CMOS晶體管組；
在由一個反向器級聯電路和一個CMOS晶體管組組成的驅動組內，所述反向器三輸出端與CMOS晶體管三的柵極連接，用于驅動CMOS晶體管三；反向器一的輸入端作為功率放大器的一個輸入端接入射頻信號；
CMOS晶體管一、CMOS晶體管二柵極分別接直流電壓源，晶體管三源極接地；
CMOS晶體管一漏極作為功率放大器一個輸出端，該端通過直流偏置電感接直流電壓
VDD。上述基于差分方式的基本技術方案的優選方案為所述CMOS晶體管一、CMOS晶體管二、CMOS晶體管三的襯底與源極之間分別通過電阻連接。上述基于差分方式的基本技術方案的另一優選方案為所述功率放大器輸入端串接有濾波電容，射頻信號通過濾波電容輸入反向器一。與以往技術相比，本發明具有以下優點
1)本發明采用全CMOS工藝實現手機射頻前端功放電路，在保證性能的前提下，使手機射頻前端芯片的成本比普通解決方案降低了 50%以上；
2)由于本發明采用全CMOS工藝實現手機射頻前端功放電路，提高了射頻前端功放芯片的可集成度，利于實現手機射頻收發器和射頻前端功放合一的架構，大大節省手機印刷電路板的面積，為手機實現更多功能提供了可能。
圖I為所述的CMOS工藝實現的射頻前端功率放大器實施例一電路原理示意圖； 圖2為所述的CMOS射頻前端功率放大器實施例二差分電路原理示意圖。
具體實施例方式為了便于本領域技術人員理解，下面結合附圖及實施例對本發明作進一步的詳細說明。如圖I所示，本實施例中所揭示的采用CMOS工藝實現的射頻功率放大器包括晶體管Tl、晶體管T2、晶體管T3和三個級聯的反向器invl、inv2、inv3，在每個反相器的輸入與輸出端之間接有偏壓電阻，令反相器工作在線性區域而成為高增益的反相放大器，晶體管T3由三個級聯的反向器驅動。其中，三個晶體管均采用CMOS晶體管。晶體管Tl源極接晶體管T2漏極，晶體管T2源極接晶體管T3漏極，晶體管T3源極接地。晶體管Tl、晶體管T2柵極分別接5V、1. 8V直流電壓源。所述反向器inv3輸出端與CMOS晶體管T3的柵極連接，用于驅動CMOS晶體管T3 ;反向器invl的輸入端作為功率放大器輸入端通過串接的濾波電容連接射頻信號。CMOS晶體管Tl漏極作為功率放大器輸出端，該端通過電感接直流電壓VDD。本實施例中，為了解決CMOS器件工作在高功率模式時的耐壓問題，將3個耐壓值分別為I. 8V、1. 8V和5V的CMOS晶體管層疊相連，并用3個級聯的反相器來驅動晶體管T3的柵極。晶體管T2和Tl的柵極分別連接到合適的直流電壓上。當電路工作時，輸入的射頻信號由電容進入反相器invl，經過3級反相器放大后用來驅動晶體管T3的柵極。當反相器的增益足夠大時，晶體管T3的柵極電壓呈現方波，當晶體管T3的柵極電壓處于方波的正半周期時三個晶體管都導通，與晶體管Tl的漏極相連的電感中建立起逐漸增大的電流。當晶體管T3的柵極電壓處在方波信號負半周期時，三個晶體管都截止，此時晶體管Tl的漏極電壓就會升高到12V左右。普通的砷化鎵晶體管的漏極可以承受12V以上的電壓，因此 采用砷化鎵晶體管實現射頻前端功率放大器時放大管的漏極可以直接與電感相連。由于CMOS晶體管的耐壓通常只有5V，所以本發明通過將CMOS晶體管疊加起來使其耐壓能力達到和砷化鎵晶體管相同，從而能夠在輸出高功率的同時承受住高電壓。另外，本實施例中，在CMOS晶體管TUCMOS晶體管T2、CM0S晶體管T3的襯底與源極之間分別接有電阻。該電阻可以減小各個CMOS晶體管的襯底電流，使CMOS晶體管電流主要由源極流出。與上述方案類似的，本發明還提供另外一種較優的解決方案，如圖2所示。該實施例中，所述的射頻功率放大器包括由兩個CMOS晶體管組組成的差分放大電路及分別用于驅動兩個CMOS晶體管組的兩個反向器級聯電路。其中，每個CMOS晶體管組包括源極、漏極依次相連的CMOS晶體管一、CMOS晶體管二、CMOS晶體管三；每個反向器級聯電路包括三個級聯的反向器一、反向器二、反向器三，每個反相器的輸入與輸出端之間接有偏壓電阻；一個反向器級聯電路對應驅動一個CMOS晶體管組；在由一個反向器級聯電路和一個CMOS晶體管組組成的驅動組內，所述反向器三輸出端與CMOS晶體管三的柵極連接，用于驅動CMOS晶體管三；反向器一的輸入端作為功率放大器的一個輸入端接入射頻信號；CM0S晶體管一、CMOS晶體管二柵極分別接直流電壓源；CM0S晶體管一漏極作為功率放大器一個輸出端，該端通過電感接直流電壓VDD ；CM0S晶體管三與三個級聯的反向器的輸出端相連。在本實施例中，所述的射頻功率放大器具有兩個輸入端(RF_inp和RF_inn)及兩個輸出端(RF_outp、RF_outn)0同樣，在每一個驅動組中，CMOS晶體管一與CMOS晶體管二之間、CMOS晶體管二與CMOS晶體管三之間以及CMOS晶體管三與地之間分別接有電阻。所述功率放大器兩個輸入端RF_inp和RF_inn也分別串接有濾波電容，射頻信號通過濾波電容輸入反向器。圖2所示實施例的設計原理和工作原理與實施例一類似，在此不再贅述。綜上可知，采用本發明的電路架構設計的射頻功率放大器，能夠充分利用CMOS工藝的優點，且還可提高射頻功率放大器的總體性能，降低了電路的面積，提高了集成度，有效的降低了成本。本發明中未具體介紹的部分均可采用現有技術中的成熟功能電路，本領域的技術人員均可根據現有技術靈活選取。以上僅為本發明較優選的實施例，需說明的是，在未脫離本發明構思前提下對其所做的任何微小變化及等同替換，均應屬于本 發明的保護范圍。
權利要求
1.一種采用CMOSエ藝實現的射頻功率放大器，其特征在于，包括 源極、漏極依次相連的CMOS晶體管一、CMOS晶體管ニ、CMOS晶體管三，晶體管三源極接地； 三個級聯的反向器，所述反向器三輸出端與CMOS晶體管三的柵極連接，用于驅動CMOS晶體管三；反向器一的輸入端作為功率放大器輸入端接入射頻信號； CMOS晶體管一、CMOS晶體管ニ柵極分別接直流電壓源； CMOS晶體管一漏極作為功率放大器輸出端，該端通過電感接直流電壓VDD。
2.根據權利要求I所述的采用CMOSエ藝實現的射頻功率放大器，其特征在于所述CMOS晶體管一、CMOS晶體管ニ、CMOS晶體管三的襯底與源極之間分別通過電阻連接。
3.根據權利要求I所述的采用CMOSエ藝實現的射頻功率放大器，其特征在于在每個反相器的輸入端與輸出端之間接有偏壓電阻。
4.根據權利要求I所述的采用CMOSエ藝實現的射頻功率放大器，其特征在于，所述功率放大器輸入端串接有濾波電容，射頻信號通過濾波電容輸入反向器一。
5.一種采用CMOSエ藝實現的射頻功率放大器，其特征在于，包括 由兩個CMOS晶體管組組成的差分放大電路及分別用于驅動兩個CMOS晶體管組的兩個反向器級聯電路； 每個CMOS晶體管組包括源極、漏極依次相連的CMOS晶體管一、CMOS晶體管ニ、CMOS晶體管三；每個反向器級聯電路包括三個級聯的反向器一、反向器ニ、反向器三；一個反向器級聯電路對應驅動ー個CMOS晶體管組； 在由ー個反向器級聯電路和ー個CMOS晶體管組組成的驅動組內，所述反向器三輸出端與CMOS晶體管三的柵極連接，用于驅動CMOS晶體管三；反向器一的輸入端作為功率放大器的一個輸入端接入射頻信號； CMOS晶體管一、CMOS晶體管ニ柵極分別接直流電壓源，晶體管三源極接地； CMOS晶體管一漏極作為功率放大器ー個輸出端，該端通過電感接直流電壓VDD。
6.根據權利要求5所述的采用CMOSエ藝實現的射頻功率放大器，其特征在于所述CMOS晶體管一、CMOS晶體管ニ、CMOS晶體管三的襯底與源極之間分別通過電阻連接。
7.根據權利要求5所述的采用CMOSエ藝實現的射頻功率放大器，其特征在于在每個反相器的輸入端與輸出端之間接有偏壓電阻。
8.根據權利要求5所述的采用CMOSエ藝實現的射頻功率放大器，其特征在于，所述功率放大器輸入端串接有濾波電容，射頻信號通過濾波電容輸入反向器一。
全文摘要
本發明涉及一種采用CMOS工藝實現的射頻功率放大器，包括三個CMOS晶體管和三個級聯的反向器；晶體管一源極接晶體管二漏極，晶體管二源極接晶體管三漏極，晶體管二源極接地。晶體管一、晶體管二柵極分別接直流電壓源。反向器三輸出端與晶體管三的柵極連接，用于驅動晶體管三；反向器一的輸入端作為功率放大器輸入端連接射頻信號。CMOS晶體管一漏極作為功率放大器輸出端，該端通過電感接直流電壓VDD。本發明采用全CMOS工藝實現手機射頻前端功放電路，在保證性能的前提下，使手機射頻前端芯片的成本降低50%以上；并提高射頻前端功放芯片的可集成度，利于實現手機射頻收發器和射頻前端功放合一的架構，大大節省手機電路板面積。
文檔編號H03F3/189GK102684616SQ20121014069
公開日2012年9月19日 申請日期2012年5月9日 優先權日2012年5月9日
發明者田為中 申請人:惠州市正源微電子有限公司