專利名稱：一種無源射頻識別上電復位電路及無源射頻識別標簽的制作方法
技術領域：
本發明屬于射頻領域，尤其涉及一種無源射頻識別上電復位電路及無源射頻識別標簽。
背景技術：
射頻識別(Radio Frequency Identification, RFID)是一種非接觸式的自動識別技術，其可以應用于倉庫管理、身份識別、交通運輸、食品醫療、動物管理等多種領域，由于其廣泛的應用，RFID技術在近年來越來越受到重視。RFID標簽主要分為無源標簽和有源標簽兩種類型，無源式被動射頻識別標簽系統的能量來自讀寫器發射的射頻能量，無須內置電源，通過天線接收到射頻信號，在內部經過整流及穩壓電路產生穩定的電源,在電源上電的過程中，上電復位電路檢測并判斷電源電壓是否、達到啟動電壓，當電源電壓達到啟動電壓時輸出復位信號，以對數字電路以及其他工作電路實現復位、啟動。圖I所示為現有的上電復位電路的結構，包括N型MOS管M1、N型MOS管M2、電容 Cl I、反相器NOTl I、延遲器Dll以及異或門XORll ；其中，N型MOS管Ml的柵極和漏極同時與電源電壓VDDA連接，N型MOS管Ml的源極與N型MOS管M2的漏極連接，N型MOS管M2的柵極與N型MOS管M2的漏極連接，N型 MOS管M2的源極通過電容Cll接地，N型MOS管M2與電容Cll的連接點為節點J，N型MOS 管M2的源極同時與反相器NOTll的輸入端連接，反相器NOTll的輸出端同時與延遲器Dll 的輸入端、異或門XORl I的一端連接，反相器NOTl I與延遲器Dl I、異或門XORl I的連接點為節點K1，延遲器Dll的輸出端與異或門XORll的另一端連接，異或門XORll的輸出端為上電復位信號的輸出端，用于輸出復位信號。在上述結構中，N型MOS管Ml與N型MOS管M2形成了兩個單向導通器件，當電源電壓VDDA大于N型MOS管Ml與N型MOS管M2的閾值電壓之和時，N型MOS管Ml和N型 MOS管M2導通，電源電壓VDDA對電容Cll充電，電容Cll的電壓通過反向以及延遲處理后作為復位信號POR輸出。在動態快速上電過程中，由于反相器NOTll輸出端，即節點Kl的輸出電壓VKl因反相器NOTll輸入端沒有確定的電平驅動，因此電壓VKl的變化延遲于電源電壓VDDA的變化，即在上電瞬間節點Kl的電壓VKl不能很好的跟隨電源電壓VDDA，而始終與電源電壓 VDDA存在一定壓差，詳見圖2中的信號波形，在圖2中，SI為電源電壓VDDA隨時間變化的波形，S2為節點Kl的電壓VKl隨時間變化的波形，S3為通過現有技術產生的復位信號POR 隨時間變化的波形。在圖2中可以明顯看出，在電源電壓VDDA已上升到高電平的臨界值后，此時節點 Kl上的電壓VKl依然還處于低電平的范圍，此時經過反向、延遲后輸出一個約為1.087V假脈沖復位信號FA，該假脈沖FA的幅值比較高，在電源電壓VDDA為I. 8V時，最高幅值可以達到I. 3V，遠高于數字電路以及其他工作電路中MOS管導通所需的閾值電壓，從而導致系統在電源并沒有上電完成時非正常啟動，造成系統運行不穩定。圖3所示為現有另一種形式的上電復位電路的結構，包括P型MOS管M3、P型MOS 管M4、P型MOS管M5、電容C12、反相器N0T12、延遲器D12以及異或門X0R12 ；其中，P型MOS管M3的源極和P型MOS管M4的源極同時與電源電壓VDDA連接，P 型MOS管M3的柵極與其漏極連接，P型MOS管M3的漏極又與P型MOS管M5的源極連接， P型MOS管M5的柵極與其漏極同時接地，P型MOS管M4的柵極與P型MOS管M3的柵極連接，P型MOS管M4的漏極通過電容C12接地，P型MOS管M4的漏極還與反相器N0T12的輸入端連接，反相器N0T12的輸出端同時與延遲器D12的輸入端、異或門X0R12的第二輸入端連接，延遲器D12的輸出端與異或門X0R12的第一輸入端連接，異或門X0R12輸出端為上電復位信號的輸出端，用于輸出復位信號。上述結構中，P型MOS管M3和P型MOS管M4構成了對電容C12充電的鏡像電流源。充電后電容C12的電壓通過反向以及延遲處理后作為復位信號POR輸出。此處與第一個現有技術實例相比，僅僅是對延遲電容C12的充電方式稍有不同，在動態快速上電過程中，電源電壓沒有足夠高，反相器N0T12的輸入端是處于未被驅動的狀態，因而沒有確定的電平輸入，導致反相器N0T12的輸出端不受輸入端的控制電壓，使得反相器N0T12的輸出電壓沒有確定的跟隨電源電壓，始終與電源電壓存在一定的電壓差，經過由反相器組成的延遲器D12以及異或門X0R12之后，最終產生了一個不期望出現的假脈沖信號。在圖4中可以明顯看出，波形S5即輸出的復位信號POR同樣有著短暫的不能跟隨波形S4即復位電路輸入的電源電壓上升的問題，從而導致了假脈沖的產生。
由于現有的上電復位電路中，均具有上述的假脈沖信號，在VDDA為I. 8V的情況下假脈沖信號的幅值變化范圍通常在O. 3V^1. 5V之間，然而，在RFID系統中，經常出現由于忽略上述假脈沖而錯誤的觸發數字電路，從而直接導致了射頻識別標簽的靈敏度降低，因此將上電翻轉電平調高，無法在低電源電壓條件下實現上電復位，功耗很大。然而目前，隨著RFID標簽的低功耗需求，在極弱場條件下進入工作狀態是射頻標簽產品的競爭性所在，而且深亞微米芯片制造工藝可以生產出閾值電壓很低的數字邏輯器件，即意味著允許系統在很低的電源電壓下完成數字邏輯功能。然而由于極弱場的緣故，低功耗的RFID系統中上電復位電壓比傳統的復位電壓更低，在此情形下，現有的上電復位電路結構容易產生假脈沖，以導致系統由于被假脈沖觸發而誤進入工作模式的，而此時的電源并沒有滿足上電復位電路的觸發條件，進而使得射頻標簽的靈敏度降低，甚至造成系統運行不穩定。
發明內容
本發明實施例的目的在于提供一種無源射頻識別上電復位電路，旨在解決上電復位時由于出現假脈沖信號而導致系統非正常復位的問題。本發明實施例是這樣實現的，一種無源射頻識別上電復位電路，所述電路包括檢測單元，所述檢測單元的輸入端與電源管理模塊的輸出端連接，用于對所述電源管理模塊輸出待測的電源電壓的幅值進行檢測，輸出電源檢測信號和跟隨控制信號；跟隨控制單元，所述跟隨控制單元的第一輸入端與所述電源管理模塊的輸出端連接，所述跟隨控制單元的第二輸入端與所述檢測單元的第一輸出端連接，所述跟隨控制單元的控制端與所述檢測單元的第二輸出端連接，用于根據所述跟隨控制信號生成跟隨所述電源檢測信號和所述電源電壓的電源跟隨信號；延時單元，所述延時單元的輸入端與所述跟隨控制單元的輸出端連接，所述延時單元的輸出端與數字電路連接，用于對所述電源跟隨信號進行延遲及去毛刺處理，生成復位信號。本發明實施例的另一目的在于提供一種采用上述無源射頻識別上電復位電路的無源射頻識別標簽。本發明實施例在上電的過程中，通過使電源跟隨信號緊緊跟隨電源電壓，有效抑制了假脈沖信號的產生，進而有效地避免了由于存在假脈沖信號而導致上電復位信號對系統的誤觸發，保證了系統的可靠性，得以在低電源電壓條件下有效實現上電復位，避免了因防止誤觸發而提高翻轉電平導致的高功耗，更加適用于低功耗需求的射頻識別系統，并且在復位后僅有一個開關管導通，實現低功耗復位。
圖I為現有上電復位電路的一結構圖；圖2為圖I對應的上電復位電路的信號波形圖； 圖3為現有上電復位電路的另一結構圖；圖4為圖3對應的上電復位電路的信號波形圖；圖5為本發明一實施例提供的無源射頻識別上電復位電路的結構圖；圖6為本發明一實施例提供的無源射頻識別上電復位電路的示例電路結構圖；圖7為本發明一實施例提供的無源射頻識別上電復位電路的信號變化示意圖；圖8為圖7中各個信號線展開圖。
具體實施例方式為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。本發明實施例在上電的過程中，通過使電源跟隨信號緊緊跟隨電源電壓，有效抑制了假脈沖信號的產生，保證了復位信號的可靠性。圖5示出本發明實施例提供的無源射頻識別上電復位電路的結構，為了便于說明，僅不出了與本發明相關的部分。作為本發明一實施例提供的無源射頻識別上電復位電路I可以應用于各種無源射頻識別標簽4中，該無源射頻識別上電復位電路I連接于電源提供單元2 (例如低壓差線性穩壓器low dropout regulator, LDO)與數字電路之間3,包括檢測單元11，該檢測單元11的輸入端與無源射頻識別標簽中的電源管理模塊的輸出端，用于對電源管理模塊2輸出待測的電源電壓VDDA的幅值進行檢測，輸出電源檢測信號和跟隨控制信號；跟隨控制單元12，該跟隨控制單元的第一輸入端與無源射頻識別標簽中電源管理模塊2的輸出端連接，跟隨控制單元的第二輸入端與檢測單元11的第一輸出端連接，跟隨控制單元的控制端與檢測單元11的第二輸出端連接，用于根據跟隨控制信號生成跟隨電源檢測信號和電源電壓的電源跟隨信號；延時單元13，該延時單元13的輸入端與跟隨控制單元12的輸出端連接，延時單元
13的輸出端與無源射頻識別標簽中的數字電路3連接，用于對電源跟隨信號進行延遲及去毛刺處理，生成復位信號。本發明實施例在上電的過程中，通過使電源跟隨信號緊緊跟隨電源電壓，有效抑制了假脈沖信號的產生，進而有效地避免了由于存在假脈沖信號而導致上電復位信號對系統的誤觸發，保證了系統的可靠性，得以在低電源電壓條件下有效實現上電復位，避免了因防止誤觸發而提高翻轉電平導致的高功耗，更加適用于低功耗需求的射頻識別系統，并且在復位后僅有一個開關管導通，實現低功耗復位。以下結合具體實施例對本發明的實現進行詳細說明。圖6示出本發明實施例提供的無源射頻識別上電復位電路的示例電路結構，為了便于說明，僅示出了與本發明相關 的部分。作為本發明一實施例，檢測單元11包括電阻R1、第一單向導通單元111、第二單向導通單元112以及電容Cl ；電阻Rl的一端為檢測單元11的輸入端，電阻Rl的另一端為檢測單元11的第一輸出端與第一單向導通單元的輸入端連接，第一單向導通單元111的輸出端與第二單向導通單元112的輸入端連接，第二單向導通單元112的輸出端接地，電容Cl的一端為檢測單元11的第二輸出端與第一單向導通單元的輸出端連接，電容Cl的另一端接地。作為本發明一實施例，第一單向導通單元111和第二單向導通單元112均可以采用多個二極管串聯實現，第一二極管Dl的陽極為第一單向導通單元111的輸入端，第一二極管Dl的陰極與第二二極管D2的陽極連接，第二二極管D2的陰極與下一串聯的二極管的陽極連接，依次類推，最后一個串聯的二極管的陰極為第一單向導通單元111的輸出端，第二單向導通單元112的多個二極管串聯結構與第一單向導通單元111相同，此處不再贅述， 而第一單向導通單元111和第二單向導通單元112所選取的串聯的二極管的數量需保證避免二極管正向導通，并且使二極管亞閾值的漏電流調整適當，以保證節點A相對于電源的暫時跟隨行為。作為本發明一優選實施例，第一單向導通單元111和第二單向導通單元112還均可以采用多個二極管接法的MOS管串聯實現，參考圖6，以三個MOS管的串聯結構為例，第一單向導通單元111包括第i^一 P型MOS管MlI、第十二 P型MOS管M12和第十三P型MOS 管 M13 ；其中第i^一 P型MOS管Mll的源極為第一單向導通單元111的輸入端，第i^一 P 型MOS管Ml I的柵極與第i^一 P型MOS管Ml I的漏極連接，第i^一 P型MOS管Ml I的漏極又與第十二 P型MOS管M12的源極連接，第十二 P型MOS管M12的柵極與第十二 P型MOS 管M12的漏極連接，第十二 P型MOS管M12的漏極又與第十三P型MOS管M13的源極連接， 第十三P型MOS管M13的柵極與第十三P型MOS管M13的漏極連接，第十三P型MOS管M13 的漏極為第一單向導通單元111的輸出端。第二單向導通單元112包括第十四N型MOS管M14、第十五N型MOS管M15和第十六N型MOS管M16 ；
其中第十四N型MOS管M14的漏極為第二單向導通單元112的輸入端，第十四N 型MOS管M14的柵極與第十四N型MOS管M14的漏極連接，第十四N型MOS管M14的源極又與第十五N型MOS管M15的漏極連接，第十五N型MOS管M15的柵極與第十五N型MOS 管M15的漏極連接，第十五N型MOS管M15的源極又與第十六N型MOS管M16的漏極連接， 第十六N型MOS管M16的柵極與第十六N型MOS管M16的漏極連接，第十六N型MOS管M16 的源極為第二單向導通單元112的輸出端。應當理解地，第一單向導通單元111和第二單向導通單元112不限于包括三個MOS 管，具體MOS管數量可以根據電源管理模塊的輸出電壓(5V、3V或I. 8V)進行選取，即在正常的工作狀態下，使疊加后MOS管串聯支路的電壓導通高于系統的電源電壓，以避免MOS管發生正向導通，進而在復位信號POR的脈沖尚未形成的時候，多個串聯接法的MOS管支路提供了電源到節點A的亞閾值漏電通道，只有皮安級，不到納安級的電流，確保了復位信號 POR的脈沖形成之前，節點A可以暫時跟隨電源電壓的升高而適當升高，從而避免了假脈沖信號的形成，即利用二極管或MOS管導通前的亞閾值態的漏電流消除假脈沖，以提高射頻標簽的靈敏度。第一單向導通單元111以及第二單向導通單元112中MOS管的尺寸和數量比決定了對電容Cl的充電電流大小、穩定后恒定直流電流的大小、以及穩定后的Cl電容上電壓的高低。從低功耗的角度考慮，第一單向導通單元111以及第二單向導通單元112中MOS管的數量均優選為7-15個。跟隨控制單元12包括 第一開關單元121、第二開關單元122、第三單向導通單元123、第四單向導通單元 124以及電阻R2 ；第一開關單元121的輸入端為跟隨控制單元12的第二輸入端，第一開關單元121 的輸出端與第二開關單元122的輸入端連接，第二開關單元122的輸出端接地，第一開關單元121的控制端通過電阻R2接地，第二開關單元122的控制端為跟隨控制單元12的控制端，第三單向導通單元123的輸入端為跟隨控制單元12的第一輸入端，第三單向導通單元 123的輸出端與第四單向導通單元124的輸入端連接，第四單向導通單元124的輸出端為跟隨控制單元12的輸出端，第四單向導通單元124的輸出端與第二開關單元122的輸入端連接。作為本發明一實施例，第一開關單元121和第二開關單元122均可以采用多個串聯的開關管實現，參考圖6，以三個開關管的串聯結構為例，第一開關單元121包括第二十一開關管1211、第二十二開關管1212、第二十三開關管1213 ；其中第二十一開關管1211的輸入端為第一開關單元121的輸入端，第二十一開關管1211的輸出端與第二十二開關管1212的輸入端連接，第二十二開關管1212的輸出端與第二十三開關管1213的輸入端連接，第二十三開關管1213的輸出端為第一開關單元121 的輸出端，第二十一開關管1211的控制端、第二十二開關管1212的控制端、第二十三開關管1213的控制端連接同時為第一開關單元121的控制端。作為本發明一實施例，第二 i^一開關管1211、第二十二開關管1212、第二十三開關管1213均可以采用PNP型三極管實現，該PNP型三極管的基極為第二十一開關管1211、 第二十二開關管1212、第二十三開關管1213的控制端，PNP型三極管的發射極為第二十一開關管1211、第二十二開關管1212、第二十三開關管1213的輸入端，PNP型三極管的集電極為第二十一開關管1211、第二十二開關管1212、第二十三開關管1213的輸出端。優選地，第二i^一開關管1211、第二十二開關管1212、第二十三開關管1213還可以分別采用P型MOS管M21、P型MOS管M22、P型MOS管M23實現，該P型MOS管M21、M22、 M23的柵極分別為第二十一開關管1211、第二十二開關管1212、第二十三開關管1213的控制端，P型MOS管M21、M22、M23的源極分別為第二i^一開關管1211、第二十二開關管1212、 第二十三開關管1213的輸入端，P型MOS管M21、M22、M23的漏極分別為第二i^一開關管 1211、第二十二開關管1212、第二十三開關管1213的輸出端。第二開關單元122包括第二十四開關管1221、第二十五開關管1222、第二十六開關管1223 ；其中第二十四開關管1221的輸入端為第二開關單元122的輸入端，第二十四開關管1221的輸出端與第二十五開關管1222的輸入端連接，第二十五開關管1222的輸出端與第二十六開關管1223的輸入端連接，第二十六開關管1223的輸出端為第二開關單元122 的輸出端，第二十四開關管1221的控制端、第二十五開關管1222的控制端、第二十六開關管1223的控制端連接同時為第二開關單元122的控制端。作為本發明一實施例，第二十四開關管1221、第二十五開關管1222、第二十六開關管1223均可以采用NPN型三極管實現，該NPN型三極管的基極為第二十四開關管1221、 第二十五開關管1222、第二十六開關管1223的控制端，NPN型三極管的集電極為第二十四開 關管1221、第二十五開關管1222、第二十六開關管1223的輸入端，NPN型三極管的發射極為第二十四開關管1221、第二十五開關管1222、第二十六開關管1223的輸出端。優選地，第二十四開關管1221、第二十五開關管1222、第二十六開關管1223還可以分別采用N型MOS管M24、N型MOS管M25、N型MOS管M26實現，該N型MOS管M24、M25、 M26的柵極分別為第二十四開關管1221、第二十五開關管1222、第二十六開關管1223的控制 端，N型MOS管M24、M25、M26的漏極分別為第二十四開關管1221、第二十五開關管1222、 第二十六開關管1223的輸入端，N型MOS管M24、M25、M26的漏極分別為第二十四開關管 1221、第二十五開關管1222、第二十六開關管1223的輸出端。作為本發明一實施例，第三單向導通單元123、第四單向導通單元124均可以采用多個二極管串聯實現，第四二極管D4的陽極為第三單向導通單元123的輸入端，第四二極管D4的陰極與第五二極管D5的陽極連接，第五二極管D5的陰極與下一串聯的二極管的陽極連接，依次類推，最后一個串聯的二極管的陰極為第三單向導通單元123的輸出端，第四單向導通單元124的多個二極管串聯結構與第三單向導通單元123相同，此處不再贅述，而第三單向導通單元123、第四單向導通單元124所選取的串聯的二極管的數量需保證避免二極管正向導通，并且使二極管亞閾值的漏電流調整適當，以保證節點B相對于電源的暫時跟隨行為。作為本發明一優選實施例，第三單向導通單元123、第四單向導通單元124還均可以采用多個二極管接法的MOS管串聯實現，參考圖6，以三個MOS管的串聯結構為例，第三單向導通單元123包括第三^^一 P型MOS管M31、第三十二 P型MOS管M32和第三十三P型 MOS 管 M33 ；其中第三i^一P型MOS管M31的源極為第三單向導通單元123的輸入端，第三i^一P型MOS管M31的柵極與第三i^一 P型MOS管M31的漏極連接，第三i^一 P型MOS管M31的漏極又與第三十二 P型MOS管M32的源極連接，第三十二 P型MOS管M32的柵極與第三十二 P型MOS管M32的漏極連接，第三十二 P型MOS管M32的漏極又與第三十三P型MOS管M33 的源極連接，第三十三P型MOS管M33的柵極與第三十三P型MOS管M33的漏極連接，第三十三P型MOS管M33的漏極為第三單向導通單元123的輸出端。第四單向導通單元124包括第三十四P型MOS管M34、第三十五P型MOS管M35 和第三十六P型MOS管M36 ；其中第三十四P型MOS管M34的源極為第四單向導通單元124的輸入端，第三十四 P型MOS管M34的柵極與第三十四P型MOS管M34的漏極連接，第三十四P型MOS管M34的漏極又與第三十五P型MOS管M35的源極連接，第三十五P型MOS管M35的柵極與第三十五 P型MOS管M35的漏極連接，第三十五P型MOS管M35的漏極又與第三十六P型MOS管M36 的源極連接，第三十六P型MOS管M36的柵極與第三十六P型MOS管M36的漏極連接，第三十六P型MOS管M36的漏極為第四單向導通單元124的輸出端。應當理解地，第三單向導通單元123、第四單向導通單元124不限于包括三個MOS 管，具體MOS管數量可以根據電源管理模塊的輸出電壓(5V、3V或I. 8V)進行選取，即在正常的工作狀態下，使疊加后MOS管串聯支路的電壓導通高于系統的電源電壓，以避免MOS管發生正向導通，進而在復位信號POR的脈沖尚未形成的時候，多個串聯接法的MOS管支路提供了電源到節點A的亞閾值漏電通道，只有皮安級，不到納安級的電流，確保了復位信號 POR的脈沖形成之前，節點B可以暫時跟隨電源電壓的升高而適當升高，從而避免了假脈沖信號的形成，即利用二極管或MOS管導通前的亞閾值態的漏電流消除假脈沖，以提高射頻標簽的靈敏度。從低功耗的角度考慮，第三單向導通單元123、第四單向導通單元124中MOS 管的數量均優選為7-15個。 延時單元13包括第一反相器131、第二反相器132、第三反相器133 ；第一反相器131的輸入端為延時單兀13的輸入端，第一反相器131的輸出端與第二反相器132的輸入端連接，第二反向器的輸出端與第三反相器133的輸入端連接，第三反相器133的輸出端為延時單兀13的輸出端。可以理解，延時單元13包括反相器的數量并不限定為三個，可以根據需要設置為任意多個。在本發明實施例中，電源電壓VDDA開始上電，C點電壓(電源檢測信號)跟隨VDDA 上升，當C點電壓達到第一單向導通單元111和第二單向導通單元112的閾值電壓之和時， 第一單向導通單元111和第二單向導通單元112導通，電容Cl開始充電，A點電壓(跟隨控制信號)跟隨C點電壓上升。在A點電壓上升到第二開關單元122的閾值電壓之前，電源電壓VDDA開始上電后，第一開關單元121導通，B點電壓(電源跟隨信號)跟隨C點電壓上升，當電源電壓VDDA 上升到第三單向導通單元123、第四單向導通單元124的閾值電壓之和時，第三單向導通單元123、第四單向導通單元124導通，B點電壓(電源跟隨信號)跟隨電源電壓VDDA上升，以實現良好的電源電壓跟隨，大幅提高了跟隨緊密性。并且在第二開關單元122導通后，由于導通電流很小，所以功耗很低。
在A點電壓上升到第二開關單元122的閾值電壓時，B點電壓升到最高，并且大于反相器的翻轉電壓，復位信號POR為低電平，此時第二開關單元122導通，B點電壓(電源跟隨信號)迅速被拉低，并通過第一反相器131、第二反相器132、第三反相器133輸出高電平的復位信號P0R。圖7和圖8示出了電路中部分信號的波形變化，其中，曲線301為電源跟隨信號的仿真示意波形，曲線302為B點電壓經過第一反相器的信號波形，在tl時刻以前，電源電壓 VDDA和復位信號POR均為低電平，在tl時刻，電源開始上電，電源電壓VDDA逐漸升高，此時，電源跟隨信號跟隨電源檢測信號，即與電源電壓VDDA保持較小壓差的跟隨，在t2時刻， 電源繼續上電，第三單向導通單元123、第四單向導通單元124、第五單向導通器件125、第六單向導通器件126、第七單向導通器件127和第八單向導通器件128導通，結合圖6，電源跟隨信號開始緊緊跟隨電源電壓VDDA，直到t3時刻，第二開關單元122導通后，電源跟隨信號迅速下降為地電壓，同時經過第一反相器131的信號從低電平跳變為高電平，并經過第二反相器132、第三反相器133的延時后，于t4時刻輸出高電平的復位信號，電源也完成上電。在本發明實施例中，可以通過調節電容Cl的大小來調節電源跟隨信號輸出的時間，以及通過增加反相器的數量調節復位信號的輸出時間，以實現在電源上電完成的時刻輸出復位信號。本發明實施例在上電的過程中，通過使電源跟隨信號緊緊跟隨電源電壓，有效抑制了假脈沖信號的產生，進而有效地避免了由于存在假脈沖信號而導致上電復位信號對系統的誤觸發，保證了系統的可靠性，得以在低電源電壓條件下有效實現上電復位，避免了因防止誤觸發而提高翻轉電平導致的高功耗，更加適用于低功耗需求的射頻識別系統，并且在復位后僅有一個開關管導通，實現低功耗復位。 以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護范圍之內。
權利要求
1.一種無源射頻識別上電復位電路，其特征在于，所述電路包括 檢測單元，所述檢測単元的輸入端與電源管理模塊的輸出端連接，用于對所述電源管理模塊輸出待測的電源電壓的幅值進行檢測，輸出電源檢測信號和跟隨控制信號； 跟隨控制単元，所述跟隨控制單元的第一輸入端與所述電源管理模塊的輸出端連接，所述跟隨控制單元的第二輸入端與所述檢測単元的第一輸出端連接，所述跟隨控制單元的控制端與所述檢測単元的第二輸出端連接，用于根據所述跟隨控制信號生成跟隨所述電源檢測信號和所述電源電壓的電源跟隨信號； 延時單元，所述延時單元的輸入端與所述跟隨控制單元的輸出端連接，所述延時單元的輸出端與數字電路連接，用于對所述電源跟隨信號進行延遲及去毛刺處理，生成復位信號。
2.如權利要求I所述的電路，其特征在于，所述檢測単元包括 電阻R1、第一單向導通単元、第二單向導通單元以及電容Cl ； 所述電阻Rl的一端為所述檢測單元的輸入端，所述電阻Rl的另一端為所述檢測單元的第一輸出端與所述第一單向導通単元的輸入端連接，所述第一單向導通単元的輸出端與第二單向導通単元的輸入端連接，第二單向導通単元的輸出端接地，所述電容Cl的一端為所述檢測単元的第二輸出端與所述第一單向導通単元的輸出端連接，所述電容Cl的另ー端接地。
3.如權利要求2所述的電路，其特征在于，所述第一單向導通単元包括第十一P型MOS管、第十二 P型MOS管和第十三P型MOS管； 所述第十一 P型MOS管的源極為所述第一單向導通單元的輸入端，所述第十一 P型MOS管的柵極與所述第十一 P型MOS管的漏極連接，所述第十一 P型MOS管的漏極又與所述第十二 P型MOS管的源極連接，所述第十二 P型MOS管的柵極與所述第十二 P型MOS管的漏極連接，所述第十二 P型MOS管的漏極又與所述第十三P型MOS管的源極連接，所述第十三P型MOS管的柵極與所述第十三P型MOS管的漏極連接，所述第十三P型MOS管的漏極為所述第一單向導通単元的輸出端。
4.如權利要求2所述的電路，其特征在于，所述第二單向導通単元包括第十四N型MOS管、第十五N型MOS管和第十六N型MOS管； 所述第十四N型MOS管的漏極為所述第二單向導通単元的輸入端，所述第十四N型MOS管的柵極與所述第十四N型MOS管的漏極連接，所述第十四N型MOS管的源極又與所述第十五N型MOS管的漏極連接，所述第十五N型MOS管的柵極與所述第十五N型MOS管的漏極連接，所述第十五N型MOS管的源極又與所述第十六N型MOS管的漏極連接，所述第十六N型MOS管的柵極與所述第十六N型MOS管的漏極連接，所述第十六N型MOS管的源極為所述第二單向導通単元的輸出端。
5.如權利要求I所述的電路，其特征在于，所述跟隨控制單元包括 第一開關單元、第二開關單元、第三單向導通単元、第四單向導通単元以及電阻R2 ； 所述第一開關單元的輸入端為所述跟隨控制単元的第二輸入端，所述第一開關單元的輸出端與所述第二開關單元的輸入端連接，所述第二開關單元的輸出端接地，第一開關單元的控制端通過所述電阻R2接地，所述第二開關單元的控制端為所述跟隨控制単元的控制端，所述第三單向導通単元的輸入端為所述跟隨控制単元的第一輸入端，所述第三單向導通單元的輸出端與所述第四單向導通単元的輸入端連接，所述第四單向導通単元的輸出端為所述跟隨控制単元的輸出端，所述第四單向導通単元的輸出端與所述第二開關單元的輸入端連接。
6.如權利要求5所述的電路，其特征在于，所述第一開關單元包括第二十一開關管、第二十二開關管、第二十三開關管； 所述第二十一開關管的輸入端為所述第一開關單元的輸入端，所述第二十一開關管的輸出端與所述第二十二開關管的輸入端連接，所述第二十二開關管的輸出端與所述第二十三開關管的輸入端連接，所述第二十三開關管的輸出端為所述第一開關單元的輸出端，所述第二十一開關管的控制端、所述第二十二開關管的控制端以及所述第二十三開關管的控制端連接且同時為所述第一開關單元的控制端； 所述第二開關單元包括第二十四開關管、第二十五開關管、第二十六開關管； 所述第二十四開關管的輸入端為所述第二開關單元的輸入端，所述第二十四開關管的輸出端與所述第二十五開關管的輸入端連接，所述第二十五開關管的輸出端與所述第二十六開關管的輸入端連接，所述第二十六開關管的輸出端為所述第二開關單元的輸出端，所述第二十四開關管的控制端、所述第二十五開關管的控制端、所述第二十六開關管的控制端連接同時為所述第二開關單元的控制端。
7.如權利要求6所述的電路，其特征在干，所述第二十一開關管、所述第二十二開關管、所述第二十三開關管分別為P型MOS管M21、P型MOS管M22、P型MOS管M23，所述P型MOS管M21、所述P型MOS管M22、所述P型MOS管M23的柵極分別為所述第二 i^ 一開關管、所述第二十二開關管、所述第二十三開關管的控制端，所述P型MOS管M21、所述P型MOS管M22、所述P型MOS管M23的源極分別為所述第二十一開關管、所述第二十二開關管、所述第二十三開關管的輸入端，所述P型MOS管M21、所述P型MOS管M22、所述P型MOS管M23的漏極分別為所述第二十一開關管、所述第二十二開關管、所述第二十三開關管的輸出端； 所述第二十四開關管、所述第二十五開關管、所述第二十六開關管分別為N型MOS管M24、N型MOS管M25、N型MOS管M26實現，所述N型MOS管M24、所述N型MOS管M25、所述N型MOS管M26的柵極分別為所述第二十四開關管、所述第二十五開關管、所述第二十六開關管的控制端，所述N型MOS管M24、所述N型MOS管M25、所述N型MOS管M26的漏極分別為所述第二十四開關管、所述第二十五開關管、所述第二十六開關管的輸入端，所述N型MOS管M24、所述N型MOS管M25、所述N型MOS管M26的漏極分別為所述第二十四開關管、所述第二十五開關管、所述第二十六開關管的輸出端。
8.如權利要求5所述的電路，其特征在于，所述第三單向導通単元包括第三十一P型MOS管、第三十二 P型MOS管和第三十三P型MOS管； 所述第三十一 P型MOS管的源極為所述第三單向導通単元的輸入端，所述第三十一 P型MOS管的柵極與所述第三十一 P型MOS管的漏極連接，所述第三十一 P型MOS管的漏極又與所述第三十二 P型MOS管的源極連接，所述第三十二 P型MOS管的柵極與所述第三十二P型MOS管的漏極連接，所述第三十二 P型MOS管的漏極又與所述第三十三P型MOS管的源極連接，所述第三十三P型MOS管的柵極與所述第三十三P型MOS管的漏極連接，所述第三十三P型MOS管的漏極為所述第三單向導通単元的輸出端； 所述第四單向導通単元包括第三十四P型MOS管、第三十五P型MOS管和第三十六P型MOS管; 所述第三十四P型MOS管的源極為所述第四單向導通単元的輸入端，所述第三十四P型MOS管的柵極與所述第三十四P型MOS管的漏極連接，所述第三十四P型MOS管的漏極又與所述第三十五P型MOS管的源極連接，所述第三十五P型MOS管的柵極與所述第三十五P型MOS管的漏極連接，所述第三十五P型MOS管的漏極又與所述第三十六P型MOS管的源極連接，所述第三十六P型MOS管的柵極與所述第三十六P型MOS管的漏極連接，所述第三十六P型MOS管的漏極為所述第四單向導通単元的輸出端。
9.如權利要求I所述的電路，其特征在于，所述延時単元包括 第一反相器、第二反相器、第三反相器； 所述第一反相器的輸入端為所述延時單元的輸入端，所述第一反相器的輸出端與所述第二反相器的輸入端連接，所述第二反向器的輸出端與所述第三反相器的輸入端連接，所述第三反相器的輸出端為所述延時單元的輸出端。
10.一種無源射頻識別標簽，其特征在于，所述無源射頻識別標簽中的無源射頻識別上電復位電路為如權利要求I至9任一項所述的電路。
全文摘要
本發明適用于射頻領域，提供了一種無源射頻識別上電復位電路及無源射頻識別標簽，所述電路包括檢測單元，用于對電源電壓的幅值進行檢測，輸出電源檢測信號和跟隨控制信號；跟隨控制單元，用于根據所述跟隨控制信號生成跟隨所述電源檢測信號和所述電源電壓的電源跟隨信號；延時單元，用于對所述電源跟隨信號進行延遲及去毛刺處理，生成復位信號。本發明在上電的過程中，通過使電源跟隨信號緊緊跟隨電源電壓，有效抑制了假脈沖信號的產生，有效地避免了由于存在假脈沖信號而導致上電復位信號對系統的誤觸發，保證了系統的可靠性，并且在復位后僅有一個開關管導通，實現低功耗復位。
文檔編號H03K17/22GK102710241SQ20121014098
公開日2012年10月3日 申請日期2012年5月8日 優先權日2012年5月8日
發明者吳邊, 梁海浪, 漆射虎, 韓富強 申請人:卓捷創芯科技(深圳)有限公司