一種適用于芯片測試的電路的制作方法
【專利摘要】本發明提出一種適用于芯片測試的電路，該電路主要包括依次連接的測試焊盤、1位電平轉換電路以及串轉并電路，該串轉并電路能夠實現1位串行信號轉n位并行信號；還設置有一控制電路對串轉并電路進行控制，使得經1位電平轉換電路輸出的1位電平信號通過串轉并電路轉換為m位并行信號輸出，這里m≤n。本發明采用測試焊盤取代傳統的熔絲電路，可以通過外接探針扎到測試焊盤輸入不同的信號，只使用1個測試焊盤，便實現了現有技術中n位熔絲電路的功能。
【專利說明】—種適用于芯片測試的電路
【技術領域】
[0001]本發明涉及一種適用于芯片測試的功能切換電路。
【背景技術】
[0002]在芯片的設計及其制造中，經常會用到熔絲電路。熔絲的主要作用是:在芯片生產完成后，根據測試結果或者功能的設定需要對熔絲進行切換，它的切換主要是通過激光對芯片中預設的熔絲進行燒斷，實現電路硬性連接的改變，從而改變電路的工作狀態或功能。
[0003]因為工作電源的不同等原因，熔絲電路的輸出信號并不能直接給電路使用。熔絲電路的信號需要經過電平轉換電路處理之后才輸出給其他電路使用。通常，每一位熔絲電路接一位電平轉換電路。如圖1所示，為現有技術中的熔絲電路結構，圖中η位熔絲電路接η位電平轉換電路配合使用。
[0004]η位熔絲電路本身需要占用較大的面積，而且在被激光燒斷后不能恢復，難以在芯片測試或功能設定操作中重復使用，因此綜合成本較高。
【發明內容】
[0005]為了解決傳統方案綜合成本較高的問題，本發明提出一種新的適用于芯片測試的功能切換電路。
[0006]本發明的基本解決方案如下:
[0007]一種適用于芯片測試的電路，主要包括依次連接的測試焊盤、I位電平轉換電路以及串轉并電路，該串轉并電路能夠實現I位串行信號轉η位并行信號；還設置有一控制電路對串轉并電路進行控制，使得經I位電平轉換電路輸出的I位電平信號通過串轉并電路轉換為m位并行信號輸出，這里m < η。
[0008]基于上述基本方案，本發明還做如下具體優化:
[0009]上述控制電路包括邏輯電路、時鐘電路和計數電路，邏輯電路用于向串轉并電路、時鐘電路和計數電路發出控制信號，并根據計數電路返回的計數值控制時鐘電路向串轉并電路發出時鐘信號。
[0010]上述串轉并電路包括η位數據線以及相應的η個子單元，η個子單元的一端作為并行信號輸出端，另一端共接作為串行信號輸入端；每個子單元包括一對反相器以及分別接使能信號和時鐘信號的兩個MOS管。
[0011]本發明的優點:
[0012]本發明采用測試焊盤取代傳統的熔絲電路，可以通過外接探針扎到測試焊盤輸入不同的信號，只使用I個測試焊盤，便實現了現有技術中η位熔絲電路的功能。
[0013]1.雖然增加了控制電路、串一并轉換電路，但是相對于η位熔絲電路，增加的電路面積很小，且功耗也很小。
[0014]2.由η位熔絲電路換為I個測試焊盤，不需要改變電路的硬鏈接，增加了電路的靈活性。[0015]3.工藝上測試焊盤的實現更簡單。
【專利附圖】
【附圖說明】
[0016]圖1為傳統方案的示意圖。
[0017]圖2為本發明實施例一的示意圖。
[0018]圖3為本發明實施例二的示意圖。
[0019]圖4為本發明中控制電路的結構示意圖。
[0020]圖5為本發明中串轉并電路的結構示意圖。
【具體實施方式】
[0021]實施例一
[0022]如圖2所示，原有η位熔絲電路改為I位測試焊盤，接串一并轉換電路(串行轉并行)。通過串一并轉換電路，I位串行信號被轉換為η位并行信號，η位并行信號通過η位電平轉換電路，可以實現多種不同的電平下的轉換輸出給其它電路使用。相應的，需要設置額外的控制電路對串一并轉換電路進行控制。
[0023]如圖4所示，本發明給出了控制電路的一種基本結構。控制電路主要作用是控制串一并轉換電路的工作狀態。它包括邏輯電路、時鐘電路和計數電路，邏輯電路控制時鐘電路和計數電路。
[0024]假設這里的串轉并僅需要轉換為m位(m < n，本電路可以對小于等于η位的任意位電路進行轉換)。邏輯電路向時鐘電路和計數電路發出控制信號，同時也向串一并轉換電路發送使能信號。時鐘電路和計數電路準備開始工作。計數電路設定計數值為m。之后邏輯電路控制時鐘電路向串一并轉換電路發出時鐘信號，同時計數電路開始計數，當計數電路計數達到設定的值m時，發出信號控制時鐘電路停止向串一并轉換電路繼續發送信號，同時計數電路發給邏輯電路信號，邏輯電路接收到計數電路發來的信號后向串一并轉換電路發出控制信號。
[0025]邏輯電路是由簡單的數字電路構成，就不在這里做詳細介紹，只要能實現相似的功能即可。
[0026]在這里只是給出了控制電路的一種實現形式，實際中并不限于此，只要能實現上述的類似功能即可。
[0027]圖5給出了一種串一并轉換電路的具體示例。圖中左邊為I位數據線，右邊為η位數據線，同時還包括η個子單元。這里的子單元為簡單的6管(M0S管)單元，其中每個反相器里包含兩個MOS管，另外兩個MOS管的柵極分別接時鐘信號，例如時鐘信號Cl (clockl)和使能信號EN。
[0028]具體工作過程如下:信號從左往右傳輸。由控制電路發來的使能信號EN先關斷子單元里最右邊的MOS管，之后隨著η位時鐘cl、c2…cn依次到來，子單元里最左邊的MOS管依次打開，注意同時只能有一位子單元里左邊的MOS管打開(這里由控制電路發來的信號線應該為η位，分別為cl、c2…cn)，左邊的串行信號依次存在η個子單元里，當時鐘信號停止后，由控制電路發來的使能信號EN先打開子單元里最右邊的MOS管，η位數據并行輸出。
[0029] 本發明所述的串轉并電路并不限于上述電路結構，本領域技術人員也可以采用其他實現類似功能的任意形式的電路。
[0030]實施例二
[0031 ] 如圖3所示，原有η位熔絲電路改為測試焊盤，接I位電平轉換電路，將信號轉換至設定的電平，然后通過串一并轉換電路輸出η位并行信號。相應的，需要設置額外的控制電路對串一并轉換電路進行控制。
[0032]控制電路和串一并轉換電路的具體示例可參照上述實施例一實現。
【權利要求】
1.一種適用于芯片測試的電路，其特征在于:主要包括依次連接的測試焊盤、I位電平轉換電路以及串轉并電路，該串轉并電路能夠實現I位串行信號轉η位并行信號；還設置有一控制電路對串轉并電路進行控制，使得經I位電平轉換電路輸出的I位電平信號通過串轉并電路轉換為m位并行信號輸出，這里m < η。
2.根據權利要求1所述的適用于芯片測試的電路，其特征在于:所述控制電路包括邏輯電路、時鐘電路和計數電路，邏輯電路用于向串轉并電路、時鐘電路和計數電路發出控制信號，并根據計數電路返回的計數值控制時鐘電路向串轉并電路發出時鐘信號。
3.根據權利要求1或2所述的適用于芯片測試的電路，其特征在于:所述串轉并電路包括η位數據線以及相應的η個子單元，η個子單元的一端作為并行信號輸出端，另一端共接作為串行信號輸入端；每個子單元包括一對反相器以及分別接使能信號和時鐘信號的兩個MOS管。
【文檔編號】H03M9/00GK103916133SQ201410123310
【公開日】2014年7月9日 申請日期:2014年3月28日 優先權日:2014年3月28日
【發明者】李曉駿 申請人:西安華芯半導體有限公司