一種防止電流倒灌的雙向IO電路的制作方法

技術特征：

1.一種防止電流倒灌的雙向IO電路，其特征在于，包括雙向IO模塊，襯底電壓偏置模塊以及柵極電壓偏置模塊；

所述襯底電壓偏置模塊，與雙向IO模塊連接，用于通過輸出信號控制雙向IO模塊內PMOS管的導通情況；

所述柵極電壓偏置模塊，分別與雙向IO模塊、襯底電壓偏置模塊連接，用于通過輸出信號控制雙向IO模塊內PMOS管的導通情況和襯底電壓偏置模塊內PMOS管的導通情況。

2.根據權利要求1所述的一種防止電流倒灌的雙向IO電路，其特征在于，所述雙向IO模塊包括PMOS驅動管M_P1、NMOS驅動管M_N1、PMOS上拉管M_PU及緩沖器I₁；所述PMOS驅動管M_P1的源極接V_DD，柵極接V_PM，漏極接V_OUT，襯底接V_BULK；所述NMOS驅動管M_N1的漏極接V_OUT，柵極接V_NDRV，源極、襯底均接到地；所述上拉管M_PU的源極接電源電壓V_DD，柵極接V_PUB，襯底接V_BULK，漏極接V_OUT；所述的緩沖器I₁的輸入端接V_OUT，輸出端接V_IN。

3.根據權利要求1或2所述的一種防止電流倒灌的雙向IO電路，其特征在于，所述襯底電壓偏置模塊包括兩個PMOS管M_P2、M_P3；所述PMOS管M_P2的源極接V_DD，柵極接V_CTL，漏極、襯底都接到V_BULK；所述PMOS管M_P3的源極、襯底都接到V_BULK，柵極接V_DD，漏極接V_OUT。

4.根據權利要求3所述的一種防止電流倒灌的雙向IO電路，其特征在于，所述柵極電壓偏置模塊包括五個PMOS管M_P4、M_P5、M_P6、M_P7、M_P8以及三個NMOS管M_N2、M_N3、M_N4；所述PMOS管M_P4的源極接V_PM，柵極接V_DD，漏極接V_OUT，襯底接V_BULK；所述M_P5的柵極接V_OE，漏極接V_OUT，襯底接V_BULK，源極接V_CTL；所述M_P6的漏極接V_PUB，襯底接V_BULK，源極接V_OUT，柵極接V_DD；所述M_P7的源極V_PDRV，柵極接V_CTL，襯底接V_BULK，漏極接V_PM；所述M_P8的源極接V_PULLB，柵極接V_CTL，漏極接V_PUB，襯底接V_BULK；所述NMOS管M_N2的漏極接V_CTL，柵極接V_OE，源極、襯底都接地，所述NMOS管M_N3的漏極接V_PDRV，柵極接V_DD，源極接V_PM，襯底接地；所述M_N4的漏極接V_PULLB，柵極接V_DD，源極接V_PUB，襯底接地。

5.根據權利要求4所述的一種防止電流倒灌的雙向IO電路，其特征在于，所述雙向IO模塊輸入信號為V_PM、V_BULK、V_NDRV、V_DD、V_OUT，輸出電壓為V_IN。

6.根據權利要求5所述的一種防止電流倒灌的雙向IO電路，其特征在于，所述襯底電壓偏置模塊的輸入信號為V_CTL、V_DD、V_OUT，輸出電壓為V_BULK。

7.根據權利要求6所述的一種防止電流倒灌的雙向IO電路，其特征在于，所述柵極電壓偏置模塊的輸入信號為V_PDRV、V_OE、V_PULLB、V_BULK、V_DD、V_OUT,輸出電壓為V_PM、V_CTL、V_PUB。