本公開實施例涉及但不限于半導體的器件設計及其制造，尤指一種半導體器件及其制造方法、電子設備。
背景技術：
1、隨著集成電路技術的發展，器件的關鍵尺寸日益縮小，單個芯片所包含的器件種類及數量隨之增加，使得工藝生產中的任何微小差異都可能對器件性能造成影響。
2、為了盡可能降低產品的成本，人們希望在有限的襯底上做出盡可能多的器件單元。自從摩爾定律問世以來，業界提出了各種半導體結構設計和工藝優化，以滿足人們對當前產品的需求。
技術實現思路
1、以下是對本文詳細描述的主題的概述。本概述并非是為了限制權利要求的保護范圍。
2、本技術提供了一種半導體器件及其制造方法、電子設備，簡化工藝。
3、本技術實施例提供了一種半導體器件，包括：
4、多個晶體管，分布于不同層沿著垂直于襯底方向堆疊；
5、第一字線，貫穿所述不同層沿垂直于所述襯底方向延伸；
6、第二字線，貫穿所述不同層沿垂直于所述襯底方向延伸；
7、所述晶體管包括：半導體層；不同層的晶體管的半導體層之間斷開；
8、所述第一字線包括第一豎直部和由所述第一豎直部向所述第二字線一側延伸的多個第一伸出部，所述多個第一伸出部沿垂直于襯底方向間隔分布且與所述多個晶體管一一對應；所述第二字線包括開口朝向所述第一字線的沿垂直于襯底方向間隔分布的多個第一凹槽，所述半導體層形成有沿所述第一凹槽的內壁延伸的開口朝向所述第一字線的第二凹槽，與所述半導體層所屬的晶體管對應的所述第一伸出部填充所述第二凹槽。
9、在一些實施例中，所述晶體管還包括與所述半導體層連接的第一電極和第二電極，所述第一電極和第二電極設置在所述第一字線的兩側沿第一方向分布，所述第一字線和第二字線沿第二方向分布，所述第一方向和第二方向交叉且平行于所述襯底。
10、在一些實施例中，所述第一字線還包括由所述第一豎直部向所述第一電極一側延伸的多個第二伸出部，所述多個第二伸出部沿垂直于襯底方向間隔分布且與所述多個晶體管一一對應，所述半導體層還形成有由所述第二凹槽沿平行于所述襯底方向延伸形成的開口朝向第一字線的第三凹槽，所述半導體層所屬的晶體管對應的所述第二伸出部填充所述第三凹槽。
11、在一些實施例中，所述第一電極與所述第三凹槽背離所述第二電極一側連接。
12、在一些實施例中，所述第二凹槽包括底壁和與所述底壁分別連接的平行于所述襯底的第一側壁和第二側壁；所述半導體層還包括由所述第一側壁沿平行于所述襯底且背離所述第三凹槽方向延伸形成的第一延伸部，由所述第二側壁沿平行于所述襯底且背離所述第三凹槽方向延伸形成的第二延伸部；所述第二電極與所述第一延伸部朝向所述第二延伸部一側連接，以及，與所述第二延伸部朝向所述第一延伸部一側連接。
13、在一些實施例中，所述第一字線還包括由所述第一豎直部向所述第二電極一側延伸的多個第三伸出部，所述多個第三伸出部沿垂直于襯底方向間隔分布且與所述多個晶體管一一對應，所述第一延伸部、所述第二延伸部和所述第二電極形成有開口朝向所述第一字線的第四凹槽，所述第一延伸部、所述第二延伸部所屬的晶體管對應的所述第三伸出部填充所述第四凹槽。
14、在一些實施例中，所述第二字線還形成有開口朝向所述第二電極的第五凹槽，所述第一延伸部沿平行于所述襯底方向延伸到所述第五凹槽，所述第二延伸部沿平行于所述襯底方向延伸到所述第五凹槽，且所述第二電極填充所述第五凹槽。
15、在一些實施例中，所述第二字線還形成有開口朝向所述第一電極的第六凹槽，所述第一電極沿所述第六凹槽的內壁延伸。
16、在一些實施例中，所述第二字線還填充所述第一字線上由相鄰的第一伸出部和所述第一豎直部形成的凹槽。
17、在一些實施例中，所述半導體器件還包括：
18、沿著垂直襯底的方向交替分布的絕緣層和導電層；貫穿所述絕緣層和所述導電層的孔；所述孔包括位于所述絕緣層的第一子孔和位于所述導電層的第二子孔，所述第二子孔相對于所述第一子孔具有沿水平方向延伸的第七凹槽。
19、在一些實施例中，所述半導體器件還包括：多個電容器，所述電容器包括第一電容電極和第二電容電極，所述第一電極和所述第一電容電極復用。
20、在一些實施例中，所述第二電容電極包括第一子電極；
21、所述孔中從外到內依次分布有環繞所述第一子電極的所述第一電容電極、環繞所述第一子電極的第一介電層、所述第一子電極。
22、在一些實施例中，所述第一電容電極分布在所述第七凹槽的內壁，所述第一子電極沿垂直于襯底方向延伸且存在延伸到所述第七凹槽的凸出部，所述第一子電極填充所述孔。
23、在一些實施例中，所述第二電容電極還包括第二子電極；
24、所述第二子電極分布在所述第一電容電極背離所述襯底一側、朝向所述襯底一側和背離所述半導體層一側上，所述第二子電極和所述第一電容電極之間設置有第二介電層。
25、本公開實施例提供一種半導體器件的制造方法，包括：
26、提供襯底，在所述襯底上形成包括交替設置的絕緣層和犧牲層的堆疊結構；
27、對所述堆疊結構進行構圖，形成貫穿所述堆疊結構的第一溝槽，所述第一溝槽沿第一方向延伸；沿第二方向間隔分布的相鄰的第一溝槽之間包括晶體管區；所述第一方向和所述第二方向交叉且平行于所述襯底；
28、在所述晶體管區形成在垂直于所述襯底的方向上貫穿所述堆疊結構的第一孔，所述第一孔靠近沿所述第二方向相鄰的兩個第一溝槽中的其中之一；
29、在所述晶體管區外形成貫穿所述堆疊結構的第二溝槽，所述第二溝槽沿第二方向延伸；基于所述第二溝槽沿平行于所述襯底的方向刻蝕所述犧牲層，形成設置在所述犧牲層的沿第二方向延伸的子溝槽，以及，基于所述第一孔沿平行于所述襯底的方向刻蝕所述犧牲層，形成設置在所述犧牲層的環繞所述第一孔的第一凹槽，且所述子溝槽和所述第一凹槽連通；形成覆蓋所述第一凹槽內壁和覆蓋所述子溝槽平行于所述襯底的側壁的半導體層；在所述第一孔內形成填充包括所述第一凹槽的所述第一孔的第一字線；
30、在所述晶體管區形成在垂直于所述襯底的方向上貫穿所述堆疊結構的第二孔，所述第二孔靠近沿所述第二方向相鄰的兩個第一溝槽中的其中另一第一溝槽；
31、基于所述第二孔沿平行于所述襯底的方向刻蝕所述犧牲層，暴露所述半導體層朝向所述第二孔一側的至少部分側壁；基于所述第二孔平行于所述襯底的方向刻蝕所述絕緣層，暴露所述第一孔朝向所述第二孔的側壁；在所述第二孔內形成填充所述第二孔的第二字線。
32、在一些實施例中，所述形成覆蓋所述第一凹槽內壁和覆蓋所述子溝槽平行于所述襯底的側壁的半導體層包括：
33、在所述第一孔、所述第一凹槽、所述第二溝槽、所述子溝槽中依次沉積半導體薄膜和第一虛設層薄膜；刻蝕去除所述第二溝槽和所述第一孔中的半導體薄膜，形成覆蓋所述第一凹槽內壁和覆蓋所述子溝槽平行于所述襯底的側壁的半導體層。
34、在一些實施例中，所述基于所述第二孔沿平行于所述襯底的方向刻蝕所述犧牲層，暴露所述半導體層朝向所述第二孔一側的至少部分側壁包括：
35、基于所述第二孔沿平行于所述襯底的方向刻蝕所述犧牲層，形成設置在所述犧牲層的環繞所述第二孔的第二凹槽，所述第二凹槽暴露所述半導體層的設置在所述第一孔和所述第二孔之間的朝向所述第二孔一側的側壁；
36、所述基于所述第二孔平行于所述襯底的方向刻蝕所述絕緣層，暴露所述第一孔朝向所述第二孔的側壁包括：基于所述第二孔平行于所述襯底的方向刻蝕所述絕緣層，使得在所述第一方向所述第二孔在犧牲層的子孔的孔徑小于在絕緣層的子孔的孔徑，在所述第二方向暴露出所述第一孔的側壁。
37、本公開實施例提供一種電子設備，包括上述半導體器件。
38、本技術實施例包括一種半導體器件及其制造方法、電子設備，所述半導體器件包括：多個晶體管，分布于不同層沿著垂直于襯底方向堆疊；第一字線，貫穿所述不同層沿垂直于所述襯底方向延伸；第二字線，貫穿所述不同層沿垂直于所述襯底方向延伸；所述晶體管包括：半導體層；不同層的晶體管的半導體層之間斷開；所述第一字線包括第一豎直部和由所述第一豎直部向所述第二字線一側延伸的多個第一伸出部，所述多個第一伸出部沿垂直于襯底方向間隔分布且與所述多個晶體管一一對應；所述第二字線包括開口朝向所述第一字線的沿垂直于襯底方向間隔分布的多個第一凹槽，所述半導體層形成有沿所述第一凹槽的內壁延伸的開口朝向所述第一字線的第二凹槽，與所述半導體層所屬的晶體管對應的所述第一伸出部填充所述第二凹槽。本技術實施例提供了一種雙字線控制的3d堆疊晶體管，由該3d堆疊的晶體管構成的存儲陣列，可以通過激活一條第一字線和一條第二字線，實現選中一垂直列的存儲單元(即不同層相同位置的一組存儲單元)，相比單柵極的晶體管構成的存儲陣列，該方案無需為字線設置選通晶體管，無需增加制造選通晶體管的工藝步驟，可以簡化結構，降低成本。
39、本技術的其它特征和優點將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實施本技術而了解。本技術的其他優點可通過在說明書以及附圖中所描述的方案來實現和獲得。
40、在閱讀并理解了附圖和詳細描述后，可以明白其他方面。