專利名稱:一種數字式可控硅觸發脈沖裝置的制作方法
本發明屬于將數字量表征的觸發角轉變為一串有序且寬度予定的脈沖，去觸發各種整流或逆變電路中的可控硅裝置。
現有的各種可控硅觸發電路，采用由電源信號同步的鋸齒波或余弦波發生器輸出，去和給定的代表觸發角的控制電壓進行比較，由比較器輸出躍變信號，經整形后再去觸發相應的可控硅〔P、C、森，(加拿大)，晶閘管直流傳動，1981〕。見圖一。其中，fr是電源輸入，1是同步降壓變壓器，輸出為同步信號e。2是由e所同步的鋸齒波或余弦波發生器，輸出波形er，送入比較器3的一輸入端。比較器3的另一輸入端由觸發角電壓Ec所控制。3的輸出EO經過脈沖放大器4整形后，發出脈沖P去觸發可控硅門極。
隨著橋路中可控硅數目的增加，這種方式下的觸發系統的數目也要增加。鋸齒波或余弦波及比較電壓的誤差累加可達5%左右，精度不高。當可控硅數目增加時，丟失脈沖的可能性隨觸發電路增多而增大。在逆變時尤其不允許出現這種情況。
在計算機控制的系統中，還要增加數模轉換裝置才能使用上述觸發電路。這樣又增加了系統的純延遲和傳遞誤差。
若不用上述方式，而用軟件來定時觸發，則目前大多數微處理器速度還較慢，以致影響執行其它任務(P、C、森、晶閘管直流傳動，1981)。
本發明是針對以上困難，設計一種數字式觸發脈沖產生系統，以便與計算機接口，省去數模轉換、比較器等環節，由計算機直接輸出由數字表征的觸發角值。
本發明采用如下方式來完成由電源信號fr同步的振蕩器G發出脈沖CK，送往時間計數器B，成為一個與電源頻率fr同步的倍頻時鐘電路。觸發角的給定數值由寄存器A來保存。將要觸發的可控硅的序號由計數器C來指定。橋路中有幾只可控硅(未算并聯的)，則C的計數范圍就是幾。把A、B、C三者表示的數送往一個邏輯電路F，實現某個稱為“觸發函數”(見圖五)的邏輯運算后，F輸出布爾量函數值，去控制一個脈沖發生器P(一般P為受控多諧振蕩器)，發出寬度足以導通可控硅的脈沖，通過由C控制的譯碼器E(當C為環形計數器，則不必要譯碼器)，去觸發相應的可控硅。而脈沖后使C作循環增一。組成方式見圖二。脈沖發生器P輸入輸出波形如圖2b)所示，實施例見圖2C)。
用兩組這樣的脈沖分配裝置E1、E2，便可實現兩組反并聯可控硅直流正負極性改變的供電。見圖三。比起單向供電的圖二來，只增加了一個譯碼器E2和兩個單觸發器S1和S2。節省了一套數字觸發裝置。其中，哪一組可控硅導通，是由符號位寄存器S1來控制的，S1的狀態由計算機直接寫入。圖三中S1不直接控制譯碼器E1或E2的工作。它控制D觸發器S2的D端。由受控多諧振蕩器P脈沖的后沿啟動S2。S2的互補輸出Q與
Q分別去控制E1與E2，避免了脈沖P的脈沖有效作用期間出現S2狀態的改變。
實施例，舉三相全控橋為例。見圖四。六只可控硅由譯碼器E的輸出0＃至5＃六個端分別控制。而這六個端是由序號計數器C來指定那一端輸出。時間計數器B自零增至最大值時為一個電源周期，即2π，有0≤B＜2π。觸發角A根據實際用途確定其所屬區間。若最大觸發角不超過α，即A∈(0，α)，則觸發函數F定義域為一長方形半開區域。見圖五C)。當取α為最大可能值π時，則定義域如圖五d)所示。所有陰影區都有一條直線段作邊界，其方程為A+ (2π)/(1＋Cmax) =B、Cmax為計數器C的計數范圍。在圖五C)和d)中，當計時值B和觸發角A所決定的二維座標點落在陰影部份中時，F＝1，否則F＝0。如圖，陰影部份亦為一半開域，圖中的空心圓圈及虛線不屬陰影，實線邊界則屬于陰影。顯然，F取值與C值亦有關。若需限制最小觸發角αmin和最小逆變角βmin，則只要在圖五C)、d)陰影部份用折線DEFG取代線段O1H。其中O1D＝αmin，GH＝βmin，陰影部份由DEFGHI所圍成。見圖五e)。計數器C取不同值時的陰影部份彼此只移動了 (2π)/(1＋Cmax) 弧度的整數倍。DE∥FG∥OA。在圖五c)中，線段IH左平移一些(不超過FG)，也可以。
圖四的實施例中，加了兩只四位比較器F1，F2，目的是可以減少觸發函數邏輯F中使用的ROM元件的輸入變量數目。若不用比較器，則ROM只讀存儲器F3邏輯需二十四端輸入。用了比較器，圖中ROM只需十端輸入即可。圖四系統觸發角分辨率為 (60°)/28 ＝0.23°。
三相半控橋及單向全控橋的觸發函數可由五b)、a)來說明。
當F＝1，脈沖發生器發出脈沖P，觸發可控硅，然后C增一;若此時F仍為一，則繼續發出脈沖P，而后C又增一，……當F＝0，脈沖發生器停發脈沖。
脈沖發生器的輸出波形P與控制輸入端F的波形關系如圖二b)所示。
圖四實例中，為防止B翻轉時和A寫入數時，F出現錯誤的尖鋒電壓值，引起誤觸發，采用了圖四b)和c)的波形分配關系。
圖四b)中，Q3＝1時，才允許F去控制P，否則關與門Y。同樣對寄存器A置數脈沖CP時(此圖中CP的上升沿有效)，也通過適當延遲△去關死與門y。延遲單元波形見圖四C)。
這種系統的優點是便于計算機控制，分辨率高，觸發角范圍達0～180°不易丟失或誤增脈沖，適用于單相或多相整流、逆變的供電場合。利于集成化生產。
權利要求
1.一種可控硅觸發裝置。一種由振蕩源G、時間計數器B、數據寄存器A、序號計數器C、觸發函數邏輯電路F及脈沖發生器P構成的數字式可控硅觸發脈沖產生裝置，其特征是將A、B、C中的數據一齊送入觸發函數邏輯電路F后，該電路即決定是否輸出邏輯“1”或“0”信號去控制一個脈沖發生器P(可用受控多諧振蕩器)，輸出脈沖去觸發某個(或某組)由C所指定的可控硅。
2.按權利要求
1所規定的觸發裝置，其特征是有一個由振蕩源G、時間計數器B構成的與電源信號fr同步的倍頻時鐘電路。
3.按權利要求
1所規定的觸發裝置，其特征是有一個實現圖五規定的觸發函數邏輯的電路F，當此電路輸出F＝1(或0)時，由其控制的脈沖發生器發出寬度T1足夠的脈沖P去觸發由序號計數器C所指定的可控硅;觸發后，C增-計數P的特性見圖二b)。
4.按權利要求
3所規定的觸發函數邏輯F為多輸入組合邏輯函數。其最佳實現方案特征是陰影區有一條直線邊界，其方程為A＋ (2π)/(1＋Cmax)C=B當A、B、C的數值座標處于圖五的陰影(半開區域)中時，F＝1、否則為零;陰影部份包括實線邊界，不包含虛線邊界和空心圈。C不同時，各陰影在圖上相距為 (2π)/(1＋Cmax) 弧度的整數倍;圖五e)中，IH線段左移一些(不超過FG)亦可。
5.按權利要求
1所規定的觸發裝置，其特征是有一個表征輸出直流電壓方向的符號位寄存器S2，來決定反并聯的兩組可控硅中哪一組應工作;這由兩個譯碼器E1、E2的反極性有效的各不同選通端接到S2的輸出，或由E1、E2的同樣選通端接到S2的兩互補輸出端來實現。
6.按權利要求
4所規定的觸發函數邏輯F，最佳實現方案特征是使用ROM。
7.按權利要求
6所規定的ROM實現的觸發函數邏輯F，其特征是可通過比較器將A、B中低位數據處理后，再和高位數據一齊送入ROM;這樣減少了邏輯ROM的輸入端(如圖四a))。
專利摘要
一種可控硅觸發裝置。觸發角以數字形式給出，由硬件實現，一旦以手動或計算機方式將代表觸發角的數值寫入該裝置，則由電源所同步的計時電路與觸發角數寄存器一齊驅動特定的觸發函數邏輯，輸出高分辨率的一串脈沖序列，觸發可控硅，實現整流和逆變。
文檔編號H03K5/00GK85100400SQ85100400
公開日1986年8月27日 申請日期1985年4月1日
發明者陸啟湘 申請人:湘潭大學導出引文BiBTeX, EndNote, RefMan