專利名稱：層疊配線基板及其制造方法
技術領域：
本發明涉及層疊配線基板及其制造方法，尤其是涉及在兩基板間夾持半固化片等埋入構件而對內置的電子部件的位置偏移進行抑制，從而提高該電子部件的電極與導體電路的電連接可靠性的技術。
背景技術：
伴隨著近年來的便攜式電子設備等的多功能化，對半導體裝置也要求進一步的小型化，IC/LSI的高集成化要求也增加，從而焦點集中于封裝體的小型化。在這種狀況下，要求印制配線基板的小型化及薄型化。
例如，在層疊配線基板中，將安裝在基板上的芯片電容器和電阻元件通過半固化片夾入而內置，并將所述芯片電容器及電阻元件經由貫通該半固化片而形成的通孔，與形成在半固化片兩面上的配線圖案連接的技術(在專利文獻I中記載)。
在先技術文獻
專利文獻
專利文獻I :日本特開2008-166456號公報發明內容
在利用半固化片等埋入構件將電子部件夾入而內置的結構的層疊配線基板中，由于夾入的加壓力而電子部件的位置可能會偏移，該電子部件的電極與形成在半固化片上的外部電極的電連接可靠性可能變差。
因此，本發明的目的在于提供一種抑制在兩基板之間夾入半固化片等埋入構件而內置的電子部件的位置偏移，從而能夠提高該電子部件的電極和與該電極連接的外部電極之間的電連接可靠性的層疊配線基板及其制造方法。
本發明第一方面的層疊配線基板的特征在于，具備第一基板，其在絕緣層的一方的面上形成導體電路并在另一方的面上形成粘接層，并且，在貫通該絕緣層及該粘接層而使該導體電路的一部分露出的多個導通孔內分別形成導電物而成；電子部件，其使電極與各導電物連接而與導體電路電連接；埋入構件，其以將電子部件埋入的方式配置在電子部件的周圍；及第二基板，其具有與第一基板的粘接層相對并以將電子部件和埋入構件夾入的方式進行層疊的粘接層，將電子部件的電極的每I個電極經由2個以上的導電物而與導體電路導通。
本發明的第二方面以第一方面記載的層疊配線基板為基礎，其特征在于，埋入構件包括具有收容電子部件的開口部并進行層疊的絕緣層及粘接層。
本發明的第三方面以第一方面記載的層疊配線基板為基礎，其特征在于，埋入構件由半固化片構成，所述埋入構件包括具有與電子部件的高度對應的深度的收容凹部或收容貫通孔，并在該收容凹部或收容貫通孔內配置該電子部件。
本發明的第四方面以第一至第三方面中任一方面記載的層疊配線基板為基礎，其特征在于，與每I個電極導通的2個以上的導電物沿著與電子部件的長度方向垂直的方向即短邊方向排列設置在一直線上。
本發明的第五方面以第一至第四方面中任一方面記載的層疊配線基板為基礎，其特征在于，與每I個電極導通的2個以上的導電物設置在相對于電子部件的長度方向上的軸芯對稱的對稱位置。
本發明的第六方面以第三方面記載的層疊配線基板為基礎，其特征在于，半固化片由在玻璃纖維或芳族聚酰胺無紡布中浸潰有環氧樹脂的樹脂構成。
本發明的第七方面以第三或第六方面記載的層疊配線基板為基礎，其特征在于， 半固化片由對應于電子部件的高度而將多張半固化片重疊使用的層疊結構構成。
本發明的第八方面以第一至第七方面中任一方面記載的層疊配線基板為基礎，其特征在于，導電物是使導電性膏劑固化而成的導電物，所述導電性膏劑包括選自鎳、銀、銅的至少I種金屬粒子和選自錫、鉍、銦、鉛的至少I種金屬粒子。
本發明第九方面記載的層疊配線基板的制造方法的特征在于，具備如下工序相對于在一方的面上形成導體電路并在另一方的面上形成粘接層的絕緣層，在與電子部件的電極連接的位置上按照每I個電極形成2個以上的方式形成貫通該粘接層及該絕緣層而使該導體電路的一部分露出的導通孔的工序；形成第一基板的工序，向導通孔內分別填充導電性膏劑而形成與電子部件的電極導通的按照每I個電極形成2個以上的方式形成的導電物；及通過具有粘接層的第二基板和第一基板，使相互的粘接層彼此相對，將電子部件及埋入電子部件的埋入構件夾入，且以在形成于第一基板的各導電性膏劑上對于每I個電極連接2個以上的導電性膏劑的方式層疊之后，對層疊體進行加熱壓接而接合一體化的工序。
本發明的第十方面以第九方面記載的層疊配線基板的制造方法為基礎，其特征在于，將第一基板與第二基板層疊的工序包括如下步驟準備包括具有收容電子部件的開口部并進行層疊的絕緣層及粘接層的埋入構件，通過具有粘接層的第二基板和第一基板，使相互的粘接層彼此相對，以將電子部件收容于埋入構件的開口部的方式層疊。
本發明的第i^一方面以第九方面記載的層疊配線基板的制造方法為基礎，其特征在于，將第一基板與第二基板層疊的工序包括如下步驟在形成于第一基板的各導電性膏劑上，對于每I個電極連接2個以上的導電性膏劑，使電子部件由第一基板臨時保持，形成絕緣性的埋入構件，該埋入構件形成有具有與電子部件的高度對應的深度的收容凹部或收容貫通孔，配置具有與收容凹部或收容貫通孔對應的高度的電子部件并將埋入構件與第一基板貼合，通過具有粘接層的第二基板和第一基板，使相互的粘接層彼此相對，以夾入電子部件及埋入構件的方式層疊。
根據本發明第一方面記載的層疊配線基板，由于將電子部件的每I個電極經由2 個以上的導電物與形成于第一基板的導體電路導通，因此電子部件的電極與導體電路的連接部位(導電物)的個數增加，由此能夠提高該電子部件的電極和與該電極連接的導體電路間的電連接可靠性。
根據本發明第九方面記載的層疊配線基板的制造方法，在導通孔形成工序中，由于在與電子部件的電極連接的位置上，對于每I個電極形成2個以上的導通孔，因此通過向該導通孔填充導電性膏劑，而在電子部件的每I個電極能夠形成2個以上的導電物，從而能夠抑制電子部件的位置偏移。
圖I是本發明的第一實施方式的層疊配線基板的剖視圖。
圖2表示在構成本發明的第一實施方式的層疊配線基板的電子部件的電極的每I 個電極上設有2個導電物的例子，(A)是其俯視圖，(B)是其立體圖。
圖3表示本發明的第一實施方式的比較例，是在電子部件的電極的每I個電極上設有I個導電物的電子部件的立體圖。
圖4表示在構成本發明的第一實施方式的層疊配線基板的電子部件的電極的每I 個電極上設有4個導電物的例子，(A)是其俯視圖，(B)是其立體圖。
圖5是表示本發明的第一實施方式的層疊配線基板的制造工序中的導通孔形成工序及基板形成工序的各工序剖視圖。
圖6是表示本發明的第一實施方式的層疊配線基板的制造工序中的IC芯片形成工序的各工序剖視圖。
圖7是表示本發明的第一實施方式的層疊配線基板的制造工序中的臨時保持工序的剖視圖。
圖8是表示本發明的第一實施方式的層疊配線基板的制造工序中的埋入構件形成工序的各工序剖視圖。
圖9是表示本發明的第一實施方式的層疊配線基板的制造工序中的貼合工序的首1J視圖。
圖10是本發明的第二實施方式的層疊配線基板的剖視圖。
圖11是用于說明本發明的第二實施方式的層疊配線基板的制造工序的剖視圖。
具體實施方式
以下，參照附圖，詳細說明適用本發明的具體的實施方式。
(第一實施方式)
“層疊配線基板的結構”
首先，參照圖1，說明適用了本發明的層疊配線基板的結構。圖I是本發明的第一實施方式的層疊配線基板的剖視圖。本發明的第一實施方式的層疊配線基板主要包括第一基板I、第二基板2、內置在所述第一基板I與第二基板2之間的高度不同的多個電子部件 3 (3A、3B、3C)、及將所述電子部件3埋入的絕緣性埋入構件4。需要說明的是，電子部件3 也可以不是多個而是I個。
第一基板I具有由例如聚酰亞胺樹脂薄膜構成的絕緣層5。在該絕緣層5的一個面5a上形成有銅箔制的導體電路6。而且，在絕緣層5的另一個面5b上形成有貫通該絕緣層5而使導體電路6 (實際上是導體電路6的焊盤部)的一部分露出的導通孔7。向該導通孔7填充導電性膏劑并進行加熱，由此形成固化且合金化的導電性膏劑固化物質即導電物 8。而且，在絕緣層5的另一個面5b上形成有用于將電子部件3臨時保持于第一基板I的粘接層9。
第二基板2包括例如由聚酰亞胺樹脂薄膜構成的絕緣層10 ;及在該絕緣層10的一個面IOa上形成的粘接層11。需要說明的是，在圖I的第二基板2的另一個面IOb上未形成在第一基板I所形成的導體電路6，但也可以在另一個面IOb上形成作為配線電路而使用的導體電路6。
第一基板I和第二基板2以粘接層9、11朝向內側的方式相對配置。所述第一基板I與第二基板2的相對距離形成為內置于所述基板間的具有最高的高度的電子部件3B 的高度尺寸。
電子部件3包括電阻、電容器等的被動部件和1C、二極管或晶體管等主動部件。在此定義的電子部件3是包括被動部件和主動部件這雙方的概念。在本發明的第一實施方式中，作為電子部件，使用了高度不同的電阻3A、電容器3B、IC芯片3C。所述電子部件3按照 IC芯片3C、電阻3A、電容器3B的順序而高度升高。
電阻3A中將設置在電阻主體12的兩側的電極13與第一基板I的導電物8連接。 電容器3B中將設置在電容器主體14的兩側的電極15與第一基板I的導電物8連接。IC 芯片3C構成具有在晶片狀IC16的表面上形成的電極墊17 ;形成在該電極墊17上的導體電路18 ;在該導體電路18上形成接觸孔19的絕緣層20。該IC芯片3C將導體電路(實際上是導體電路18的焊盤部)18與第一基板I的導電物8連接。而且，電阻3A、電容器3B及 IC芯片3C利用第一基板I的粘接層9而接合。
尤其是在本發明的第一實施方式中，作為被動部件的電阻3A的電極13及同樣的作為被動部件的電容器3B的電極15均在每I個電極經由2個以上的導電物8而與導體電路6電導通地連接。具體而言，以圖2的電阻3A為例進行說明。形成于第一基板的每I個電極的2個導電物8、8與設置在電阻主體12的兩側的各個電極13進行接觸。雖然圖示省略，但在電容器3B的電極15也是每I個電極接觸2個導電物8、8。相對于此，在本發明的第一實施方式中，在IC芯片3C的導體電路18對于每I個導體電路18接觸I個導電物8。 需要說明的是，根據需要，也可以在IC芯片3C的導體電路18對于每I個導體電路18接觸 2個以上的導電物8、8。
與每I個電極導通的2個導電物8、8沿著與電阻3A的長度方向(圖2中箭頭L所示的方向)垂直的方向即短邊方向(圖2中箭頭S所示的方向)排列設置在一直線上。而且， 與每I個電極導通的2個導電物8、8設置在相對于電阻3A的長度方向上的軸芯C(圖2中線C所示的線)對稱的對稱位置。
例如圖3所示，在每I個電極僅連接有一個導電物8的情況下，相對于以電阻3A 的長度方向上的軸芯C為中心的旋轉力矩M，要將該電阻3A固定于第一基板I的力弱，電阻 3A相對于弟一基板I的臨時保持位直各易偏移。在制造弟一基板I的工序中(制造工序在后面敘述)，在使電極13與導電物8的固化前的導電性膏劑接觸而使電阻3A被臨時保持于第一基板I時，由于在第一基板I的搬運時、將電阻3A向埋入構件4埋入時作用在該電阻 3A上的外力，有可能該力矩M起作用而使電阻3A相對于第一基板I的位置發生偏移。
相對于此，在本發明的第一實施方式的層疊配線基板中，每I個電極連接2個導電物8，因此將電阻3A固定于第一基板I的保持力變強，定位精度提高。而且，在本發明的第一實施方式中，由于與每I個電極連接的導電物8的個數為多個，因此導體電路6與電極13 的電連接可靠性提高。
絕緣性埋入構件4是通過對在玻璃布中浸潰有環氧樹脂的半固化狀的片材即半固化片進行加熱而固化的構件。該絕緣性埋入構件4將作為電子部件3的電阻3A、電容器3B及IC芯片3C的周圍包圍，將所述電子部件3埋入到第一基板I與第二基板2之間。在該絕緣性埋入構件4形成有具有與各電子部件3的每一個的高度相對應的深度的收容凹部 4A、4B和收容貫通孔4C。
在與高度最低的IC芯片3C對應的絕緣性埋入構件4的部位形成有深度與該IC 芯片3C的高度尺寸相同且與該IC芯片3C的外形形狀相對應的收容凹部4B。而且，在與高度比IC芯片3C高且高度比電容器3B低的具有中間高度的電阻3A相對應的絕緣性埋入構件4的部位，形成有深度與該電阻3A的高度尺寸相同且與該電阻3A的外形形狀相對應的收容凹部4A。并且，在與高度最高的電容器3B對應的絕緣性埋入構件4的部位，形成有深度與該電容器3B的高度尺寸相同且與該電容器3B的外形形狀相對應的收容貫通孔4C。
絕緣性埋入構件4由對應于電子部件3的高度將多張半固化片重疊使用的層疊結構構成。多張半固化片通過加熱壓接而各層間的分隔消失而成為單層。若電子部件3的高度增加，則相應地，增加半固化片的張數，而與該電子部件3的高度相對應。在本發明的第一實施方式中，將3張半固化片重疊。
根據以上那樣構成的層疊配線基板，由于使電子部件的電極對于每I個電極經由 2個以上的導電物而與形成在第一基板上的導體電路導通，因此電子部件的電極與導體電路的連接部位(導電物)的個數增加，從而能夠提高該電子部件的電極和與該電子部件的電極連接的導體電路之間的電連接可靠性。
以上，參照圖I及圖2，說明了本發明的第一實施方式的層疊配線基板的一例，但本發明并不局限于上述的實施方式而能夠進行各種變更。
例如圖4所示，與電極13的每I個電極導通的導電物8的個數為2個以上，在此為4個。對于電阻3A的每I個電極設置4個導電物8，且將所述4個導電物8沿著與該電阻3A的長度方向垂直的方向即短邊方向排列設置在一直線上并且設置在相對于長度方向上的軸芯C對稱的對稱位置。若對于每I個電極設置4個導電物8，則導電物8的個數增加，由此，電阻3A相對于第一基板I的位置偏移更難以發生,而且相對于第一基板I的導體電路6的電連接可靠性提高。
“層疊配線基板的制造方法”
接下來，參照圖5 圖9，說明上述的層疊配線基板的制造方法。圖5表示導通孔形成工序及基板形成工序，圖6表不IC芯片形成工序，圖7表不臨時保持工序，圖8表不埋入構件形成工序，圖9表示貼合工序。
首先，進行形成第一基板I及第二基板2的基板形成工序。首先，在圖5 (a)的工序中，準備例如在由聚酰亞胺樹脂薄膜構成的柔性的絕緣層5的一個面(上表面)上設有銅箔制的配線材料層6A的單面覆銅板(CCL Copper Clad Laminate)。絕緣層5及配線材料層6A分別使用厚度20 μ m (聚酰亞胺樹脂薄膜)及12 μ m (銅箔)的材料。
另外，該CCL可以使用通過在銅箔上涂敷聚酰亞胺清漆而使清漆固化的所謂澆鑄法來制造，或者使用在聚酰亞胺薄膜上濺射鍍敷種層而使電解鍍銅成長的方法，或者將軋制、電解銅箔與聚酰亞胺薄膜貼合的方法等。絕緣層5也可以取代聚酰亞胺樹脂，而使用液晶聚合物等的塑料薄膜。
在圖5 (b)的工序中，在配線材料層6A的表面上利用光刻而形成與所希望的電路圖案對應的蝕刻抗蝕劑圖案(蝕刻掩模)之后，對配線材料層6A進行化學性的選擇蝕刻，由此在希望電路上形成制成了圖案的導體電路6。該蝕刻中使用例如以氯化鐵為主成分的蝕刻劑，但也可以使用以氯化銅為主成分的蝕刻劑。
在圖5(c)的工序中，在絕緣層5的與導體電路6相反側的另一方的面(下表面)上依次重疊粘接層9及樹脂薄膜F并利用加熱壓接而貼合。粘接層9使用原材料厚度25 μ m 的環氧系熱固化性樹脂薄膜粘接材料。而且，樹脂薄膜F使用厚度25 μ m的聚酰亞胺樹脂薄膜。該加熱壓接使用真空層壓，在減壓下的氣氛中，在上述的粘接材料的固化溫度以下的溫度下，進行了基于O. 3MPa的壓力的沖壓。
作為粘接層9的原材料，也可以取代上述的環氧系熱固化性樹脂，使用丙烯系樹脂等粘接材料、或以熱塑性聚酰亞胺為代表的熱塑性粘接材料。而且，粘接層9也可以取代薄膜狀原材料而將例如清漆狀的樹脂粘接劑涂敷在絕緣層5的下表面而形成。
樹脂薄膜F既可以取代聚酰亞胺而使用PET (聚對苯二甲酸乙二醇酯)、PEN (聚萘二甲酸乙二醇酯)等塑料薄膜，也可以在粘接層9的表面利用UV照射而覆蓋形成能夠粘接、 剝離的膜。
接下來，在圖5 Cd)的導通孔形成工序中，以從下面側貫通絕緣層5、粘接層9及樹脂薄膜F的方式利用YAG激光進行穿孔，由此形成多個直徑100 μ m的導通孔7(在圖中， 在6個部位各形成2個)。導通孔7以在電子部件的每I個電極設置2個(或2個以上)的方式形成。然后，為了將在開孔加工時產生的污點除去，而實施基于CF4及O2混合氣體的等離子去污處理。
導通孔7還可以通過基于二氧化碳激光、受激準分子激光等的激光加工、或鉆孔加工、化學性蝕刻來形成。
另外，上述的等離子去污處理中，作為使用氣體的種類，并未限定為CF4及O2混合氣體，也可以使用Ar等其他的惰性氣體，還可以取代干式處理而適用使用了藥液的濕式去污處理。
并且，在圖5(e)的工序中，通過絲網印刷法向導通孔7中填充導電性膏劑8A直至填滿各個空間為止。導電性膏劑8A包括選自鎳、銀、銅中的至少I種低電阻的金屬粒子和選自錫、鉍、銦、鉛中的至少I種低熔點金屬粒子，由混合了以環氧樹脂為主成分的粘合劑成分的膏劑構成。導電性膏劑8A使用在粘接層9的固化溫度程度的低溫下上述的金屬粒子在該粒子彼此之間進行擴散接合或與電子部件3進行擴散接合而容易合金化的金屬組成， 由此能夠確保與塊形的金屬、基于鍍敷的層間連接同等的連接可靠性。需要說明的是，導電性膏劑8A的熱傳導性也優異，因此還能夠得到將產生熱量向外部熱傳導及釋放的效果。
然后，將樹脂薄膜F剝離。其結果是，印刷填充了的導電性膏劑8A的前端(下表面) 的部分具有剝離了的樹脂薄膜F的厚度尺寸量的高度且以向粘接層9的下面側突出的狀態露出。如此，樹脂薄膜F通過適當選定其厚度之后對成為導電物8的導電性膏劑8A的突出高度進行調整。通過經由以上的工序，而形成在電子部件的每I個電極具有2個以上的導電性膏劑8A的第一基板I。
第二基板2與第一基板I同樣地，通過在由聚酰亞胺樹脂薄膜構成的柔性的絕緣層10的一個面IOa上形成粘接層11來制造。在此，所使用的粘接層11使用與形成第一基板I的粘接層9相同的粘接層。需要說明的是，第二基板2的制造工序的工序簡單，因此其工序圖省略。
接下來，參照圖6，說明IC芯片3C的制造工序。在圖6 (a)的工序中，準備形成有氧化硅、氮化硅制的無機絕緣膜的切割前的晶片狀IC16A。接下來，在圖6 (b)的工序中，在晶片狀IC16A的表面上，通過半加法，在IC的電極墊17上及無機絕緣膜上形成例如基于鍍銅層的圖案化的導體電路18。
然后，在圖6 (C)的工序中，在晶片狀IC16A的表面整體旋涂例如液體狀感光性聚酰亞胺前驅體，利用光刻形成了接觸孔19之后進行燒成而形成絕緣層20。最后，在圖6(d) 的工序中，利用探測進行了檢查之后，對晶片狀IC 16A的背面進行研磨而實現了晶片的薄型化之后，進行切割而得到多個IC芯片3C。
需要說明的是，在絕緣層20的形成時，作為其他的感光性樹脂原材料，也可以使用苯并環丁烯(BCB)、聚苯并噁唑(PBO)等。而且，感光性樹脂未必需要通過旋涂進行涂敷， 也可以使用簾涂、絲網印刷、噴涂等。此外，感光性樹脂并未限定為液體狀，也可以將薄膜狀的樹脂層壓在晶片狀IC16A上。對于如此形成的IC芯片3C的電路，除了通常的導電用電路之外，也可以賦予感應器、電容器、電阻等的功能。
接下來，參照圖7，說明使形成在第一基板I上的各導電性膏劑8A臨時保持電子部件3的臨時保持工序。將電阻3A、電容器3B及IC芯片3C利用半導體芯片用搭載機進行位置對合，使電阻3A的電極13、電容器3B的電極15、IC芯片3C的導體電路18的焊盤部分別與第一基板I的各導電性膏劑8A接觸。
此時，2個導電性膏劑8A與電阻3A的各電極13分別相接。同樣地，2個導電性膏劑8A與電容器3B的各電極15分別相接。另一方面，I個導電性膏劑8A與作為IC芯片3C 的電極的各導體電路18相接。并且，在粘接層9的材料及導電性膏劑8A的固化溫度以下進行加熱壓接，由此，所述電阻3A、電容器3B及IC芯片3C由第一基板I臨時保持。此時， 各電阻3A及電容器3B中每I個電極由2個導電性膏劑8A保持，因此從第一基板I難以發生位置偏移且電連接可靠性也提高。
接下來，參照圖8，說明形成絕緣性埋入構件4的埋入構件形成工序。首先，在圖8 Ca)的工序中，準備在玻璃布中浸潰有環氧樹脂的半固化狀態的片材、即所謂半固化片4D。 在本發明的第一實施方式中，以成為內置在第一基板I與第二基板2之間的高度最高的電子部件3即電容器3B的高度尺寸的方式，將3張半固化片4D重合層疊。例如，在電容器3B 的高度為300mm時,使用將3張IOOmm厚的半固化片4D重疊而成的結構。
接下來，在圖8 (b)的工序中，在將3張半固化片4D重合而成的層疊體上形成與電阻3A及IC芯片3C的高度對應的收容凹部4A、4B、及與電容器3B的高度對應的收容貫通孔4C。在與電阻3A對應的位置形成有收容配置(嵌合配置)該電阻3A的大小及深度的收容凹部4A。在與IC芯片3C對應的位置形成有收容配置(嵌合配置)該IC芯片3C的大小及深度的收容凹部4B。在與電容器3B對應的位置上形成有收容配置(嵌合配置)該電容器 3B的大小的收容貫通孔4C。
需要說明的是，絕緣性埋入構件4還可以取代玻璃布而使用芳族聚酰胺無紡布， 也可以使用不含有纖維材料的材料。而且，收容凹部4A、4B和收容貫通孔4C的加工可以利用激光或鉆孔進行加工。
接下來，參照圖9，說明將絕緣性埋入構件4貼合于第一基板I的貼合工序。在將 3張半固化片4D層疊而成的層疊體上形成的收容凹部4A、4B中收容配置電阻3A及IC芯片CN 102986314 A書明說8/11 頁3C，在收容貫通孔4C中收容配置(嵌合配置)電容器3B，而將絕緣性埋入構件4貼合于第一基板I。
接下來，參照圖 9，說明將第一基板I及絕緣性埋入構件4以及第二基板2進行加熱壓接而接合一體化的層疊工序。首先，將第一基板I與絕緣性埋入構件4夾入，將粘接層 11作為接合面來層疊第二基板2。并且，對于在第一基板I與第二基板2之間由絕緣性埋入構件4埋入的電阻3A、電容器3B及IC芯片3C所構成的層疊體，使用真空硫化機，在IkPa 以下的減壓氣氛中沿著層疊方向進行加熱壓接，由此完成圖I所示的層疊配線基板。
如上述那樣對層疊體進行加熱壓接時，3張重疊的半固化片4D通過加熱而在電阻 3A、電容器3B及IC芯片3C的周圍無間隙地密接并相互密接而界面消失，從而成為單一層的絕緣性埋入構件4。而且，形成在第一基板I上的導電性膏劑8A在固化的同時被合金化而成為導電物8。而且，形成在第一基板I和第二基板2上的各個粘接層9、11因加熱而發生塑性流動，并被冷卻，從而提高所述層疊體的接合強度。通過經由以上的工序，能得到圖 I所示的層疊配線基板。
根據本發明的第一實施方式，在與電子部件的電極連接的位置上，對于每I個電極形成2個以上的導通孔，向該導通孔內填充導電性膏劑，由此對于電子部件的每I個電極能夠通過2個以上的導電性膏劑將該電子部件臨時保持于第一基板，從而能夠提高該電子部件的保持力以及與形成在該第一基板上的導體電路的電連接可靠性。
另外，根據本發明的第一實施方式，對于每I個電極連接兩個導通的導電性膏劑， 因此通過多個導電性膏劑能提高將電子部件固定于第一基板的保持力，由此能夠提高該電子部件相對于第一基板的定位精度且該電子部件難以因外力而旋轉。
另外，根據本發明的第一實施方式，將與每I個電極導通的2個以上的導電性膏劑沿著與電子部件的長度方向垂直的方向即短邊方向排列設置在一直線上，因此即使旋轉力矩以電子部件的長度方向的軸芯為中心起作用，通過將2個導電性膏劑沿著短邊方向排列在一直線上，而相對于該旋轉力矩產生的力的抗力增大，電子部件更難以旋轉。
另外，根據本發明的第一實施方式，由于將與每I個電極導通的2個以上的導電性膏劑相對于電子部件的長度方向上的軸芯設置在對稱位置，因此對于順時針及逆時針的旋轉力矩產生的力的兩方向上的抗力相等，從而能夠進一步抑制電子部件相對于第一基板的位置偏移。
另外，根據本發明的第一實施方式，對于與形成在第一基板上的導體電路電連接的導電性膏劑，分別臨時保持了高度不同的電子部件之后，將形成了具有與它們的高度對應的深度的收容凹部和收容貫通孔的絕緣性埋入構件夾持，層疊第二基板并進行加熱壓接而能夠形成層疊配線基板，因此與以往的構成方式相比，不需要鍍敷工序，從而能夠大幅縮短生產時間。
在以往的工序中，將電子部件暫時安裝于剛性基板上然后內置在兩基板內，因此事先需要反向膏劑的印刷、不滿填充等煩雜的工序，此外在內置了各種部件之后的工序中， 也需要基于鉆孔的通孔形成、鍍敷工序、電路形成工序等，成品率可能下降。然而，在本發明的第一實施方式中，可以省略內置了電子部件之后的鍍敷工序等，能夠簡化制造工序，能夠實現成品率的提聞。
(第二實施方式)11
在本發明的第一實施方式中，說明了使用半固化片作為埋入構件而埋入電子部件的情況，但在本發明的第二實施方式中，說明使用絕緣層與粘接層的層疊結構的埋入構件來埋入電子部件的情況。
“層疊配線基板的結構”
本發明的第二實施方式的層疊配線基板如圖10所示，具備第一基板21、第二基板 31、內置在所述第一基板21及第二基板31之間的電子部件60、及埋入電子部件60的埋入構件41。
第一基板21在絕緣層22的上表面形成有導體電路24且在下表面形成有粘接層 23。在貫通絕緣層23及粘接層23而使導體電路24的一部分露出的多個導通孔內分別形成導電物(通道)25。
作為電子部件60，可以使用例如電容器、電阻等的被動部件、IC等的主動部件，具有150μπι左右的厚度。電子部件60具有主體61和配置在主體61的兩側的電極62、63。 電子部件60使電極62、63與各導電物25連接而與導體電路24電連接。電子部件60的電極62、63中，一個電極62、63經由2個以上的導電物25而與導體電路24導通。
第二基板31具有與第一基板21的粘接層23相對而以將電子部件60和埋入構件41夾入的方式層疊的粘接層33 ;配置在粘接層33的下表面的絕緣層32 ;配置在絕緣層 32的下表面的導體電路34 ;及在貫通絕緣層32及粘接層33而使導體電路34的一部分露出的多個導通孔內分別形成的導電物35。
埋入構件41以埋入電子部件60的方式配置在電子部件60的周圍。埋入構件41 是具備絕緣層42、46和粘接層43的層疊結構，所述絕緣層42、46具有收容電子部件60的開口部51、52，所述粘接層43配置在絕緣層42、46之間。在絕緣層42的上表面配置有與導電物25連接的導體電路44。在貫通絕緣層42及粘接層43而使導體電路44的一部分露出的多個導通孔內分別形成導電物45。另一方面，在絕緣層46的下表面配置有與導電物35 電連接的導體電路48。在貫通絕緣層46而使導體電路48的一部分露出的多個導通孔內及絕緣層46的上表面配置有與導電物45連接的導體電路(鍍敷通道)47。
作為絕緣層22、32、42、46，可以使用聚酰亞胺樹脂薄膜等。絕緣層22、32、42的厚度為20 25 μ m左右，絕緣層46的厚度為50 μ m左右。作為粘接層23、33、43，可以使用環氧系熱固化性樹脂等，具有25 μ m左右的厚度。作為導體電路24、34、44、47、48的材料，可以使用銅(Cu)等。作為導電物25、35、45，包括選自鎳、銀、銅的至少I種低電阻的金屬粒子和選自錫、鉍、銦、鉛的至少I種低熔點金屬粒子，能夠使用混合了以環氧樹脂為主成分的粘合劑成分的導電性膏劑。
根據本發明的第二實施方式的層疊配線基板，與本發明的第一實施方式同樣地， 將電子部件60的電極62、63的每I個電極62、63經由2個以上的導電物25而與形成在第一基板21上的導體電路24導通，因此電子部件60的電極62、63與導體電路24的連接部位(導電物)的個數增加，由此能夠提高該電子部件60的電極62、63和與所述電極連接的導體電路24之間的電連接可靠性。
需要說明的是，在圖10中示出了 I個電子部件60，但所內置的電子部件的個數并未特別限定，也可以具備相同種類或不同種類的多個電子部件。多個電子部件既可以具有相同高度，也可以具有不同高度。
另外，配置在第一基板21與第二基板31之間的埋入構件41也可以是對應于內置的電子部件的高度進而層疊有多個絕緣層及粘接層的層疊結構。
“層疊配線基板的制造方法”
接下來，參照圖11，說明本發明的第二實施方式的層疊配線基板的制造方法的一例。
如圖11所示，準備電子部件60及基材21、31、41a、41b。基材(第一基板)21具備 絕緣層22 ;配置在絕緣層22的下表面的粘接層23 ;配置在絕緣層22的上表面的導體電路 24 ;及向貫通絕緣層22及粘接層23的導通孔填充并與導體電路24電連接的導電性膏劑 25A。基材(第二基板)31具備絕緣層32 ;配置在絕緣層32的上表面的粘接層33 ;配置在絕緣層32的下表面的導體電路34 ;及向貫通絕緣層32及粘接層33的導通孔填充并與導體電路34電連接的導電性膏劑35A。基材21、31可以與圖5所示的形成第一基板I的工序同樣地形成。
基材(第一埋入構件)41a具備絕緣層42 ;配置在絕緣層42的下表面的粘接層 43 ;配置在絕緣層42的上表面的導體電路44 ;及向貫通絕緣層42及粘接層43的導通孔填充并與導體電路44電連接的導電性膏劑45A。基材41a的形成工序與圖5所示的形成第一基板I的工序大致同樣，在利用激光加工或蝕刻等設置用于收容電子部件60的開口部51 的方面不同。
基材(第二埋入構件)41b是兩面板，具備絕緣層46 ;在絕緣層46的上表面及貫通絕緣層46的導通孔內配置的導體電路47 ;及配置在絕緣層46的下表面的導體電路48。 基材41b可以通過如下方式制造例如將在絕緣層46的下表面上層疊的銅箔通過蝕刻等進行圖案形成而形成導體電路48，利用激光加工、蝕刻等設置開口部52及導通孔，利用鍍敷等而在導通孔內及絕緣層46的上表面形成導體電路(通道)47。
并且，如圖11所示，以將電子部件60收容在基材41a、41b的開口部51、52的方式配置，將基材21、41a、41b、31 —并層疊。對于該層疊體，使用真空硫化機，在減壓氣氛中沿著層疊方向進行加熱壓接，由此完成圖10所示的層疊配線基板。圖11所示的各基材21、 41a、31的粘接層23、43、33通過進行加熱壓接而無間隙地密接在電子部件60的周圍，并且相互密接而界面消失。而且，導電性膏劑25A、35A、45A成為在固化的同時被合金化的導電物 25、35、45。
根據本發明的第二實施方式的層疊配線基板的制造方法，即使在使用絕緣層42、 46與粘接層43的層疊結構的埋入構件41的情況下，也與本發明的第一實施方式同樣地，在導通孔形成工序中，在與電子部件60的電極62、63連接的位置上,對于每I個電極62、63 形成2個以上的導通孔，因此通過向該導通孔填充導電性膏劑25A，能夠對于電子部件60的每I個電極62、63形成2個以上的導電物25,從而能夠抑制電子部件60的位置偏移。
需要說明的是，在圖11中，說明了將基材21、41a、41b、31—并層疊的結構，但與本發明的第一實施方式同樣地，也可以在基材21上臨時保持電子部件60,然后層疊基材21、 41a、41b、31。這種情況下，在與電子部件60的電極62、63連接的基材21的位置上，對于每 I個電極62、63形成2個以上的導通孔，并向該導通孔內填充導電性膏劑25A，由此通過對于電子部件60的每I個電極62、63的2個以上的導電性膏劑25A將該電子部件60臨時保持于基材21。由此，能夠提高該電子部件60的保持力以及與形成于該基材21的導體電路24的電連接的可靠性。
另外，在電子部件60的高度增加的情況下，使與圖11所示的基材41a相同結構的基材的張數增加該增加量，例如，通過插入到基材21與基材41a之間，而能夠制造出與電子部件60的高度對應的層疊配線基板。
工業實用性
本發明能夠利用于通過導電性膏劑而將電子部件的電極與形成于基板的導體電路電連接的技術中。
權利要求
1.一種層疊配線基板，其特征在于， 具備 第一基板，其在絕緣層的一方的面上形成導體電路并在另一方的面上形成粘接層，并且，在貫通該絕緣層及該粘接層而使該導體電路的一部分露出的多個導通孔內分別形成導電物； 電子部件，其使電極與各所述導電物連接而與所述導體電路電連接； 埋入構件，其以將所述電子部件埋入的方式配置在所述電子部件的周圍；及 第二基板，其具有與所述第一基板的粘接層相對并以將所述電子部件和所述埋入構件夾入的方式進行層疊的粘接層， 將所述電子部件的所述電極的每I個電極經由2個以上的所述導電物而與所述導體電路導通。
2.根據權利要求I所述的層疊配線基板，其特征在于， 所述埋入構件包括具有收容所述電子部件的開口部并進行層疊的絕緣層及粘接層。
3.根據權利要求I所述的層疊配線基板，其特征在于， 所述埋入構件由半固化片構成，所述埋入構件包括具有與所述電子部件的高度對應的深度的收容凹部或收容貫通孔，并在該收容凹部或收容貫通孔內配置該電子部件。
4.根據權利要求廣3中任一項所述的層疊配線基板，其特征在于， 與所述每I個電極導通的2個以上的導電物沿著與所述電子部件的長度方向垂直的方向即短邊方向排列設置在一直線上。
5.根據權利要求廣4中任一項所述的層疊配線基板，其特征在于， 與所述每I個電極導通的2個以上的導電物設置在相對于所述電子部件的長度方向上的軸芯對稱的對稱位置。
6.根據權利要求3所述的層疊配線基板，其特征在于， 所述半固化片由在玻璃纖維或芳族聚酰胺無紡布中浸潰有環氧樹脂的樹脂構成。
7.根據權利要求3或6所述的層疊配線基板，其特征在于， 所述半固化片由對應于所述電子部件的高度而將多張半固化片重疊使用的層疊結構構成。
8.根據權利要求廣7中任一項所述的層疊配線基板，其特征在于， 所述導電物是使導電性膏劑固化而成的導電物，所述導電性膏劑包括選自鎳、銀、銅的至少I種金屬粒子和選自錫、鉍、銦、鉛的至少I種金屬粒子。
9.一種層疊配線基板的制造方法，其特征在于，具備如下工序 相對于在一方的面上形成導體電路并在另一方的面上形成粘接層的絕緣層，在與電子部件的電極連接的位置上按照每I個電極形成2個以上的方式形成貫通該粘接層及該絕緣層而使該導體電路的一部分露出的導通孔的工序； 形成第一基板的工序，向所述導通孔內分別填充導電性膏劑而形成與所述電子部件的電極導通的按照每I個電極形成2個以上的方式形成的導電物；及 通過具有粘接層的第二基板和所述第一基板，使相互的粘接層彼此相對，將所述電子部件及埋入所述電子部件的埋入構件夾入，且以在形成于所述第一基板的各所述導電性膏劑上對于每I個電極連接2個以上的導電性膏劑的方式層疊之后，對所述層疊體進行加熱壓接而接合一體化的工序。
10.根據權利要求9所述的層疊配線基板的制造方法，其特征在于， 將所述第一基板與第二基板層疊的工序包括如下步驟 準備包括具有收容所述電子部件的開口部并進行層疊的絕緣層及粘接層的所述埋入構件， 通過具有粘接層的第二基板和所述第一基板，使相互的粘接層彼此相對，以將所述電子部件收容于所述埋入構件的開口部的方式層疊。
11.根據權利要求9所述的層疊配線基板的制造方法，其特征在于， 將所述第一基板與第二基板層疊的工序包括如下步驟 在形成于所述第一基板的各所述導電性膏劑上，對于每I個電極連接2個以上的導電性膏劑，使所述電子部件由所述第一基板臨時保持， 形成絕緣性的所述埋入構件，該所述埋入構件形成有具有與所述電子部件的高度對應的深度的收容凹部或收容貫通孔， 配置具有與所述收容凹部或所述收容貫通孔對應的高度的所述電子部件并將所述埋入構件與所述第一基板貼合， 通過具有粘接層的第二基板和所述第一基板，使相互的粘接層彼此相對，以夾入所述電子部件及所述埋入構件的方式層疊。
全文摘要
提供一種層疊配線基板，其能夠抑制在兩基板之間夾入半固化片等埋入構件而內置的電子部件的位置偏移，從而能夠提高該電子部件的電極和與該電極連接的外部電極之間的電連接可靠性。為了將形成于第一基板(1)的導體電路(6)與作為電子部件的電阻(3A)連接，在作為電子部件的電阻(3A)的電極(13)的每1電極經由2個以上的導電物(8)進行連接，所述導電物(8)是填充到在該第一基板(1)上形成的導通孔(7)內的由導電性膏劑構成的導電物(8)。導電物(8)沿著與電阻(3A)的長度方向垂直的方向即短邊方向排列設置在一直線上，并且設置在相對于該電阻(3A)的長度方向上的軸芯(C)對稱的對稱位置上。
文檔編號H05K3/46GK102986314SQ20118003320
公開日2013年3月20日 申請日期2011年7月5日 優先權日2010年7月6日
發明者岡本誠裕 申請人:株式會社藤倉