<listing id="vjp15"></listing><menuitem id="vjp15"></menuitem><var id="vjp15"></var><cite id="vjp15"></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><menuitem id="vjp15"></menuitem></video></cite>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<menuitem id="vjp15"><strike id="vjp15"></strike></menuitem>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"></strike></var>
<var id="vjp15"></var>
<var id="vjp15"></var>
<var id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></var>
<menuitem id="vjp15"></menuitem><cite id="vjp15"><video id="vjp15"></video></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></cite>
<var id="vjp15"></var>
<var id="vjp15"></var>
<menuitem id="vjp15"><span id="vjp15"><thead id="vjp15"></thead></span></menuitem>
<cite id="vjp15"><video id="vjp15"></video></cite>
<menuitem id="vjp15"></menuitem>

一種繼電器防粘連電路及其控制方法_2

文檔序號:9886881閱讀:來源:國知局
阻R4,電阻R4的另一端連接電容Cl、電容C2和隔離運放U2的VINP腳,電容Cl的另一端連接電阻R5、電容C3和隔離運放U2的VINN腳,電容C2的另一端連接電容C3的另一端,芯片Ul的VOUTN腳連接ID那種R7,芯片Ul的VOUTP腳連接ID那種R6,電阻R6的另一端連接電容C4和電阻R9,電阻R9的另一端連接電阻R8和芯片U3的IN+腳,電容C4的另一端連接電阻R7的另一端和電阻RlO,電阻RlO的另一端連接電阻Rll和芯片U3的IN-腳,電阻Rll的另一端連接芯片U3的OUT腳。電流過零信號采集模塊的電路如圖4所示,當Jl閉合后,負載導通,電流信號經過采樣電阻R3轉換為電壓信號輸入到隔離運放U2。此時,該信號經過隔離運放進行隔離后獲得V2與V3(大小相等,反向相反),V2、V3輸入運算放大器進行放大,放大后的信號V4 = Vref+Rll/R10*(V2-V3),該電路減小了共模信號對輸出信號的影響,最終V4輸入至電平比較模塊。
[0024]電平比較模塊的電路如圖5所示,比較放大器的正向輸入端連接V4,反相輸入端連接Vref,當V4大于Vref時,比較器輸出高電平,反之則輸出低電平,這樣就獲得V5(每一個邊沿就是負載電流過零點),V5波形如圖6所示,最后信號傳給處理器模塊進行處理。
[0025]一種繼電器防粘連電路的控制方法,處理器模塊主要處理電壓過零信號采集模塊與電平比較模塊的Vl與V5,進而向繼電器驅動電路模塊提供輸入信號Relay,其內設軟件的控制方法:當處理器模塊接收到閉合繼電器命令時,開啟處理器中斷捕捉Ul的邊沿,并開啟60ms定時器,當檢測到信號邊沿時,進入中斷處理程序關閉定時器,并延時tl閉合繼電器,tl為Ul的周期減去繼電器觸點吸合的延時(根據實際測試獲得),這樣就能夠保證繼電器觸點是在下一個電壓零點閉合,若60ms定時器溢出,則直接閉合繼電器;當處理器模塊接收到斷開繼電器命令時,開啟處理器中斷捕捉U7的邊沿并開啟60ms定時器,當檢測到信號邊沿時,進入中斷處理程序關閉定時器,并延時t2斷開繼電器,t2為U7的半周期減去繼電器觸點斷開的延時(根據實際測試獲得),這樣就能夠保證繼電器觸點是在下一個電流零點斷開,若60ms定時器溢出,則直接斷開繼電器。在驅動負載時,考慮到繼電器觸點吸起、釋放都存在一個延時,因此在軟件上設計了延時時間,確保閉合繼電器觸點在電壓零點完成,斷開繼電器觸點在電流零點完成,不管是對于感性或者是容性負載都具備良好的防護性能,都可以從根本上解決繼電器粘連的兩大原因。
[0026]繼電器驅動電路模塊:當繼電器驅動電路模塊接收處理器模塊的控制信號Relay對Jl進行斷開、閉合的操作。
【主權項】
1.一種繼電器防粘連電路,其特征在于,包括電壓過零信號采集模塊、電流過零信號采集模塊、電平比較模塊、處理器模塊和繼電器驅動電路模塊,所述電壓過零信號采集模塊的信號輸出端與所述處理器模塊相連接,所述電流過零信號采集模塊的信號輸出端與所述電平比較模塊的輸入端相連接,所述電平比較模塊的輸出端與所述處理器模塊相連接,所述處理器模塊還與所述繼電器驅動電路模塊相連接,所述處理器模塊通過內設的軟件處理所述電壓過零信號采集模塊和電平比較模塊反饋的信息,進而向所述繼電器驅動電路模塊提供輸入信號。2.據權利要求1所述的一種繼電器防粘連電路,其特征在于,所述電壓過零信號采集模塊包括光耦合器Ul、電阻Rl和電阻R2,電阻Rl的一端連接火線L,電阻Rl的另一端連接光耦合器Ul的腳I,光耦合器Ul的腳2連接零線N,光耦合器Ul的腳3接地,光耦合器Ul的腳4連接電阻R2和電壓Vl,電阻R2的另一端連接電源VCC。3.據權利要求1所述的一種繼電器防粘連電路,其特征在于,所述電流過零信號采集模塊包括繼電器J1、電阻R3、電阻R4和隔離運放U2,繼電器JI觸點的一端連接負載,繼電器Jl觸點的另一端連接電阻R3和電阻R4,電阻R4的另一端連接電容Cl、電容C2和隔離運放U2的VINP腳,電容Cl的另一端連接電阻R5、電容C3和隔離運放U2的VINN腳,電容C2的另一端連接電容C3的另一端,芯片Ul的VOUTN腳連接ID那種R7,芯片Ul的VOUTP腳連接ID那種R6,電阻R6的另一端連接電容C4和電阻R9,電阻R9的另一端連接電阻R8和芯片U3的IN+腳,電容C4的另一端連接電阻R7的另一端和電阻RlO,電阻RlO的另一端連接電阻Rll和芯片U3的IN-腳,電阻Rl I的另一端連接芯片U3的OUT腳。4.一種繼電器防粘連電路的控制方法,其特征在于,當處理器模塊接收到閉合繼電器命令時,開啟處理器中斷捕捉Ul的邊沿,并開啟60ms定時器,當檢測到信號邊沿時,進入中斷處理程序關閉定時器,并延時tl閉合繼電器,tl為Ul的周期減去繼電器觸點吸合的延時,就能夠保證繼電器觸點是在下一個電壓零點閉合,若60ms定時器溢出,則直接閉合繼電器;當處理器模塊接收到斷開繼電器命令時,開啟處理器中斷捕捉U7的邊沿并開啟60ms定時器,當檢測到信號邊沿時,進入中斷處理程序關閉定時器,并延時t2斷開繼電器,t2為U7的半周期減去繼電器觸點斷開的延時,就能夠保證繼電器觸點是在下一個電流零點斷開,若60ms定時器溢出,則直接斷開繼電器。
【專利摘要】本發明公開一種繼電器防粘連電路及其控制方法,包括電壓過零信號采集模塊、電流過零信號采集模塊、電平比較模塊、處理器模塊和繼電器驅動電路模塊,電壓過零信號采集模塊的信號輸出端與處理器模塊相連接,電流過零信號采集模塊的信號輸出端與電平比較模塊的輸入端相連接,電平比較模塊的輸出端與處理器模塊相連接,處理器模塊還與繼電器驅動電路模塊相連接,處理器模塊通過內設的軟件處理電壓過零信號采集模塊和電平比較模塊反饋的信息,向繼電器驅動電路模塊提供輸入信號。本發明的優點:1、采用隔離交流光耦和隔離運算放大器進行隔離,增加電路的抗干擾性能;2、能夠適用于感性負載和容性負載;3、增加繼電器的可靠性和延長其使用壽命。
【IPC分類】G05B19/048
【公開號】CN105652769
【申請號】
【發明人】丁偉森, 虞茂耐
【申請人】蘇州英納索智能科技有限公司
【公開日】2016年6月8日
【申請日】2016年1月20日
當前第2頁1 2 
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
韩国伦理电影