化層4202之間沉積一氧阻止層(如TaN或TiN)或吸氧層(未示出)，如使用Pt/T1、Pt/Mg、Pt/Ta等，以阻擋氧離子向導電層4302內擴散；同樣地，氧化層4202與導電層4102之間也沉積一氧阻止層或吸氧層，如使用Ti/Pt、Mg/Pt、Ta/Pt等，以阻擋氧離子向導電層4102內擴散。
[0077](4)電流選擇器完成后，再通過PVD沉積生成MTJ。具體是依次沉積種子層510(如Ta、NiCr 等)、磁性參考層 520(如[Ni/Pt]n，[Ni/Co]n 多層膜超晶格，或[Co/Pt]n/Ru/[Co/Pt]m、[C0/Ni]n/Ru/[C0/Ni]m反平行的多層膜等)、隧道勢皇層530(如MgO、ZnMgO等)、磁性記憶層540 (如CoFeB等)，如圖10所示。當然磁性參考層520、隧道勢皇層530和磁性記憶層540可以如上述的由下至上依次堆疊，也可以由下至上依次沉積磁性記憶層540、隧道勢皇層530和磁性參考層520，如圖11所示。
[0078](5)硬掩膜層600可采用單層的Ta或TaN，也可以如圖12所示采用Ta層610和S12層630(或用SiN層)組成的雙層膜;或者在上述兩層間再加一層碳層620，如圖13所示，從而組成三層膜結構，以增加蝕刻選擇比。
[0079](6)在上述多層膜沉積完成后，進行退火，以消除缺陷、應力，激活摻雜(如有)，并使MTJ多層膜晶粒化以提高磁電阻效應。
[0080]上述工藝流程中構成電流選擇器的膜層400和構成MTJ的膜層500的制備順序也可以顛倒，即先加工構成MTJ的膜層500再加工電流選擇器的膜層400。
[0081]2、光刻底電極圖案并轉移至硬掩膜
[0082]如圖14所示，涂布光刻膠700，光刻膠700包括抗反射層710和光阻層720，如圖15所示。也可以在抗反射層710下增加平整層705，如圖16所示。
[0083]通過光刻和蝕刻將底電極圖案(光刻版圖案)轉移到硬掩膜層600上，如圖17所示。光刻可采用遠紫外曝光，蝕刻氣體可以從CF4、CHF3、H2、N2、02、Cl2、HBr、SF6中選擇。
[0084]3、蝕刻底電極
[0085]在制備完成已圖案化的硬掩膜后，再對全片進行蝕刻，蝕刻掉暴露出的磁記憶單元層和底電極層，即依次蝕刻構成MTJ的膜層500、構成電流選擇器的膜層400、碳膜層300和金屬層200，最終蝕刻停在襯底S12薄膜100上。其中，可采用CH3OH或OHNH3作為蝕刻氣體對構成MTJ的膜層500和構成電流選擇器的膜層400進行蝕刻，如圖18所示;采用O2和Ar作為蝕刻氣體，通過燃燒對碳膜層300進行蝕刻，如圖19所示;采用SF6和O2作為蝕刻氣體，對金屬層200(具體包括金屬鎢及其上下的保護膜)進行蝕刻，最終停在襯底S12薄膜100上，如圖20所示。
[0086]4、沉積電介質，表面平坦化
[0087]通過化學氣相沉積(CVD，Chemical Vapor Deposit1n)，如等離子化學氣相沉積(PECVD,Plasma Enhanced Chemical Vapor Deposit1n)Si02薄膜650填充蝕刻后所形成的溝槽，并進行平坦化處理，如采用化學機械研磨(CMP ,Chemical MechanicalPolishing)，如圖21 所示。
[0088]5、沉積頂電極層和硬掩膜
[0089]與制備金屬層200相似，通過PVD形成頂電極層800，如圖22所示，除采用與金屬層200相同的結構外(金屬鎢及其保護膜)，也可以采用TiN/C/TiN、TiN/Cu/TiN或TiN/Ru/TiNCu等結構。
[0090]頂電極層800上的硬掩膜層的制備與上述的硬掩膜層600—樣。
[0091]6、光刻頂電極圖案并轉移至硬掩膜
[0092]與光刻底電極圖案工藝一樣，將頂電極圖案(光刻版圖案)轉移到頂電極層800上的硬掩膜層上。
[0093]7、蝕刻頂電極
[0094]采用蝕刻底電極的類似工藝，蝕刻掉暴露出的磁記憶單元層，即依次蝕刻構成MTJ的膜層500、構成電流選擇器的膜層400，最終蝕刻停在碳膜層300上。
[0095]通過底電極和頂電極的兩次光刻、蝕刻，最終可形成X-POINT結構，即交叉設置的底電極和頂電極(分別作為字線和位線)，以及設置在各交叉點之間的磁記憶單元。
[0096]8、沉積電介質，表面平坦化
[0097]通過PECVDSi02薄膜填充蝕刻后所形成的溝槽，并用CMP對表面進行平坦化處理，如圖23所示(相對于圖22，從另一方向觀察的剖視圖)。
[0098]本實施例在現有的交叉矩陣列式磁性隨機存儲器制造工藝基礎上，將原先至少需要使用四塊光刻版和四次光刻工藝，優化為僅使用兩塊光刻版和兩次光刻工藝，極大地降低了產品投入和生產成本。不僅如此，將具有高導電性的碳膜層作為底電極材料，可以把MRAM芯片的集成密度做到4F2(F為磁記憶單元額尺寸，即所謂的PITCH)，如此高的記憶密度，常規的MRAM芯片制造工藝是無法達到的。
[0099]以上詳細描述了本發明的較佳具體實施例。應當理解，本領域的普通技術人員無需創造性勞動就可以根據本發明的構思作出諸多修改和變化。因此，凡本技術領域中技術人員依本發明的構思在現有技術的基礎上通過邏輯分析、推理或者有限的實驗可以得到的技術方案，皆應在由權利要求書所確定的保護范圍內。
【主權項】
1.一種磁性隨機存儲器制造工藝，其特征在于，包括: 在硅襯底上長絕緣電介質層； 制備底電極層； 制備磁記憶單元層； 制備掩膜層一； 光刻底電極圖案并轉移至所述硬掩膜一； 蝕刻所述磁記憶單元層和所述底電極層，停在所述電介質層； 沉積電介質； 表面平坦化； 制備頂電極層； 制備掩膜層二； 光刻頂電極圖案并轉移至所述硬掩膜二； 蝕刻所述頂電極層和所述磁記憶單元層，停在所述底電極層。2.如權利要求1所述的制造工藝，其特征在于，所述電介質層為氧化電介質薄膜或氮化電介質薄膜。3.如權利要求1所述的制造工藝，其特征在于，所述底電極層包括金屬層。4.如權利要求3所述的制造工藝，其特征在于，所述底電極層還包括碳膜層，或者還包括石墨稀層。5.如權利要求1所述的制造工藝，其特征在于，所述磁記憶單元層包括構成電流選擇器的膜層，以及構成磁性隧道結的膜層。6.如權利要求5所述的制造工藝，其特征在于，所述磁記憶單元層中先制備所述構成電流選擇器的膜層再制備所述構成磁性隧道結的膜層，或者先制備所述構成磁性隧道結的膜層再制備所述構成電流選擇器的膜層。7.如權利要求5所述的制造工藝，其特征在于，所述構成電流選擇器的膜層包括:構成PN結的雙層膜，或者構成NPN結構的三層膜結構，或者構成PNP結構的三層膜結構，或者導電層/氧化物層/導電層三層結構，或者導電層/半導體層/導電層三層結構。8.如權利要求5所述的制造工藝，其特征在于，所述構成磁性隧道結的膜層包括磁性參考層、隧道勢皇層和磁性記憶層。9.如權利要求1所述的制造工藝，其特征在于，所述掩膜層一和/或所述掩膜層二采用硬掩膜。10.如權利要求9所述的制造工藝，其特征在于，所述硬掩膜為Ta、TaN、Ta/Si02、Ta/SiN、Ta/C/Si02或Ta/C/SiN。
【專利摘要】本發明提供了一種超密型交叉矩陣列式磁性隨機存儲器制造工藝，包括：在硅襯底上生長絕緣電介質層；制備底電極層；制備磁記憶單元層；制備掩膜層一；光刻底電極圖案并轉移至所述硬掩膜一；蝕刻所述磁記憶單元層和所述底電極層，停在所述電介質層；沉積電介質；表面平坦化；制備頂電極層；制備掩膜層二；光刻頂電極圖案并轉移至所述硬掩膜二；蝕刻所述頂電極層和所述磁記憶單元層，停在所述底電極層。本發明在現有的交叉矩陣列式磁性隨機存儲器制造工藝基礎上，將原先至少需要使用四塊光刻版和四次光刻工藝，優化為僅使用兩塊光刻版和兩次光刻工藝，從而極大地降低了產品投入和生產成本。
【IPC分類】H01L21/027, H01L43/08, H01L43/12
【公開號】CN105655481
【申請號】
【發明人】肖榮福, 郭一民, 陳峻
【申請人】上海磁宇信息科技有限公司
【公開日】2016年6月8日
【申請日】2015年12月24日