專利名稱：提高掩膜板圖形關鍵尺寸均勻性的方法
技術領域：
本發明涉及一種半導體制造工藝方法，具體涉及一種半導體光刻工藝方法，尤其 涉及一種提高掩膜板圖形關鍵尺寸均勻性的方法。
背景技術：
在光刻工藝中，掩膜板上面的關鍵尺寸(⑶，Critical Dimension，光罩圖案中最 小的線寬)及其剖面形狀的差異將直接影響到光刻工藝的關鍵圖形尺寸的均勻性控制，從 而影響相關芯片單元電學性能的實現。同時會使不同局部區域圖形的最佳工藝條件產生偏 移，降低光刻有效的工藝窗口，從而使工藝控制更為困難。如圖1和圖2所示，圖IA和圖IB 分別是一個芯片單元內不同區域，兩者的圖形密度相差25%左右，最終導致監控圖形(如 圖1C)光罩尺寸相差4nm，相應的光刻尺寸相差Snm(見圖2中的數據比較)。
發明內容
本發明要解決的技術問題是提供一種提高掩膜板圖形關鍵尺寸均勻性的方法，可 以通過降低掩膜板制造過程中因圖形密度而產生的刻蝕均勻性的差異，增加掩膜板上芯片 單元內圖形關鍵尺寸和剖面的均勻性，從而提高晶圓層次上的關鍵層次的控制。為了解決上述技術問題，本發明通過如下技術方案實現一種提高掩膜板圖形關鍵尺寸均勻性的方法，在光刻工藝過程中包括如下步驟(1)在掩膜板制作之前在版圖內依據一定的規則插入輔助圖形，該規則是在版圖 內不允許插入虛擬圖形的區域內加入多個輔助圖形；(2)依據加入輔助圖形后的修正版圖進行掩膜板的制作；(3)通過光刻工藝曝光形成芯片圖形。步驟(1)中所述不允許插入虛擬圖形的區域是排除在切割道或者遠離芯片工作 單元的空曠區域的其它區域。例如芯片工作單元區域。所述的輔助圖形在光刻工藝過程中不會在芯片上被曝光形成圖形。所述的輔助圖形與掩膜板的主圖形保持一定距離，使主圖形尺寸不會受到影響。所述的輔助圖形與主圖形的距離dl應大于兩倍的光刻工藝過程中的曝光波長。所述的輔助圖形的尺寸d2應小于光刻工藝過程中的曝光波長。所述的輔助圖形之間的距離d3取決于最終圖形密度的要求，并滿足該輔助圖形 不會在芯片上被曝光形成圖形的要求。本發明有益效果在于為解決0. 18微米技術節點及其以下平臺(包括EE180， B⑶18，SiGel8，EF130等)工藝實現過程中關鍵層次關鍵尺寸控制問題，在芯片設計圖形不 允許插入虛擬圖形的區域內加入小尺寸的輔助圖形以平衡不同局部區域圖形密度，降低掩 膜板制造過程中因圖形密度而產生的刻蝕均勻性的差異，增加掩膜板上芯片單元內圖形關 鍵尺寸和剖面的均勻性，從而提高晶圓層次上的關鍵層次的控制，最終降低了因光罩尺寸 差異引起的光刻關鍵尺寸的差異。
圖1是現有的芯片(chip)內不同圖形密度區域的關鍵尺寸比較示意圖，圖I(A) 是圖形密度為20%的區域A的示意圖，圖I(B)是圖形密度為45%的區域B的示意圖，圖 1 (C)是圖1 (A)、圖1 (B)的光刻尺寸監控圖形；圖2是圖1中不同圖形密度導致的掩膜板關鍵尺寸(mask CD)和ADI關鍵尺寸 (ADI CD)的比較示意圖，其中，mask target是掩膜對準標記，ADI image是ADI圖形；圖3是采用本發明方法加入輔助圖形后的效果和相應圖形密度變化的示意圖，圖 3(A)是圖形密度為20%的示意圖，圖3(B)是加入輔助圖形后圖形密度為40%的示意圖，圖 3(C)是圖3(B)的放大效果示意圖；圖4是本發明輔助圖形的放置位置和尺寸示意圖，圖4(A)顯示了輔助圖形的放置 位置(與主圖形保持一定距離dl)；圖4(B)顯示了輔助圖形的尺寸。
具體實施例方式下面結合附圖和具體實施方式
對本發明作進一步詳細說明。本發明方法的具體步驟如下1.在光刻工藝過程中，在掩膜板制作之前通過OPC軟件或其它相關輔助軟件在 版圖內依據一定的規則插入輔助圖形。插入輔助圖形的通常規則是在版圖(芯片設計圖 形)內不允許插入虛擬圖形(dummy pattern)的區域內加入多個小尺寸的輔助圖形。“插 入虛擬圖形的區域”通常是指在切割道或者遠離芯片工作單元的空曠區域，排除上述區域 之外的其它區域即“不允許插入虛擬圖形的區域”，例如在芯片工作單元區域內一般不允許 插入虛擬圖形，在這些不允許插入虛擬圖形的區域內加入小尺寸的輔助圖形以平衡不同局 部區域圖形密度的差異，這種小尺寸的輔助圖形不會因曝光在芯片上形成圖形，也就不會 影響芯片設計圖形，但它又可以降低掩膜板制造過程中因圖形密度而產生的刻蝕均勻性的 差異，從而增加掩膜板上芯片單元內圖形關鍵尺寸和剖面的均勻性。2.依據加入輔助圖形后的修正版圖進行掩膜板的制作；3.通過光刻工藝曝光形成芯片圖形。如圖3所示，在掩膜板芯片單元工作區域中不允許插入虛擬圖形的區域內加入多 個小尺寸的輔助圖形后，圖形密度由原來的20% (見圖3(A))上升到40% (見圖3(B))。 該小尺寸的輔助圖形在光刻工藝過程中不會在芯片上被曝光形成圖形，因此可以降低掩膜 板制造過程中因圖形密度而產生的刻蝕均勻性的差異，增加掩膜板上芯片單元內圖形關鍵 尺寸和剖面的均勻性，從而提高晶圓層次上的關鍵層次的控制。如圖4所示，在掩膜板芯片單元工作區域中加入的小尺寸的輔助圖形與掩膜板的 主圖形保持一定距離dl (見圖4(A))，使主圖形尺寸不會受到影響。該距離dl應大于兩倍 的光刻工藝過程中的曝光波長。該小尺寸的輔助圖形的尺寸d2(見圖4(B))應小于光刻工 藝過程中的曝光波長。多個小尺寸的輔助圖形之間的距離d3(見圖4(B))取決于最終圖形 密度的要求，并滿足該小尺寸的輔助圖形不會在芯片上被曝光形成圖形的要求。該小尺寸 的輔助圖形可以是任何形狀的圖形(圖4中以正方形為例)，但必須滿足不會在芯片上被曝 光形成圖形的要求。
權利要求
一種提高掩膜板圖形關鍵尺寸均勻性的方法，其特征是在光刻工藝過程中包括如下步驟(1)在掩膜板制作之前在版圖內依據一定的規則插入輔助圖形，該規則是在版圖內不允許插入虛擬圖形的區域內加入多個輔助圖形；(2)依據加入輔助圖形后的修正版圖進行掩膜板的制作；(3)通過光刻工藝曝光形成芯片圖形。
2.如權利要求1所述的提高掩膜板圖形關鍵尺寸均勻性的方法，其特征是步驟(1) 中所述不允許插入虛擬圖形的區域是排除在切割道或者遠離芯片工作單元的空曠區域的 其它區域。
3.如權利要求1或2所述的提高掩膜板圖形關鍵尺寸均勻性的方法，其特征是步驟 (1)中所述不允許插入虛擬圖形的區域是芯片工作單元區域。
4.如權利要求1所述的提高掩膜板圖形關鍵尺寸均勻性的方法，其特征是所述的輔 助圖形在光刻工藝過程中不會在芯片上被曝光形成圖形。
5.如權利要求1或4所述的提高掩膜板圖形關鍵尺寸均勻性的方法，其特征是所述 的輔助圖形與掩膜板的主圖形保持一定距離，使主圖形尺寸不會受到影響。
6.如權利要求5所述的提高掩膜板圖形關鍵尺寸均勻性的方法，其特征是所述的輔 助圖形與主圖形的距離(dl)應大于兩倍的光刻工藝過程中的曝光波長。
7.如權利要求1、4或6所述的提高掩膜板圖形關鍵尺寸均勻性的方法，其特征是所 述的輔助圖形的尺寸(d2)應小于光刻工藝過程中的曝光波長。
8.如權利要求5所述的提高掩膜板圖形關鍵尺寸均勻性的方法，其特征是所述的輔 助圖形的尺寸(d2)應小于光刻工藝過程中的曝光波長。
9.如權利要求1、6或8所述的提高掩膜板圖形關鍵尺寸均勻性的方法，其特征是所 述的輔助圖形之間的距離(d3)取決于最終圖形密度的要求，并滿足該輔助圖形不會在芯 片上被曝光形成圖形的要求。
10.如權利要求5所述的提高掩膜板圖形關鍵尺寸均勻性的方法，其特征是所述的輔 助圖形之間的距離(d3)取決于最終圖形密度的要求，并滿足該輔助圖形不會在芯片上被 曝光形成圖形的要求。
11.如權利要求7所述的提高掩膜板圖形關鍵尺寸均勻性的方法，其特征是所述的輔 助圖形之間的距離(d3)取決于最終圖形密度的要求，并滿足該輔助圖形不會在芯片上被 曝光形成圖形的要求。
全文摘要
本發明公開了一種提高掩膜板圖形關鍵尺寸均勻性的方法，在光刻工藝過程中包括如下步驟(1)在掩膜板制作之前，在版圖內不允許插入虛擬圖形的區域內加入多個輔助圖形，以平衡不同局部區域圖形密度的差異；(2)依據加入輔助圖形后的修正版圖進行掩膜板的制作；(3)通過光刻工藝曝光形成芯片圖形。本發明能增加掩膜板上芯片單元內圖形關鍵尺寸和剖面的均勻性，從而提高晶圓層次上的關鍵層次的控制。
文檔編號G03F1/14GK101893819SQ20091005728
公開日2010年11月24日 申請日期2009年5月20日 優先權日2009年5月20日
發明者何偉明, 魏芳 申請人:上海華虹Nec電子有限公司