陣列基板、陣列基板的驅動方法、制備方法和顯示裝置與流程

本發明的實施例涉及一種陣列基板、一種陣列基板的驅動方法、一種陣列基板的制備方法以及一種顯示裝置。

背景技術：

在基于薄膜晶體管(Thin Film Transistor)的液晶顯示器(Liquid Crystal Display)中，包括多個像素單元，每個像素單元包括像素電極和薄膜晶體管，其中薄膜晶體管作為該像素單元的驅動元件。在這種像素結構中，當柵極電壓V_g從導通電壓改變為關斷電壓時，導致像素電壓V_p的跳變，跳變電壓為ΔV_p。這種跳變電壓ΔV_p的存在導致顯示裝置的顯示屏出現畫面閃爍(Fliker)和畫面灰度不均勻(Mura)等顯示不良。在傳統的陣列基板中，通過降低薄膜晶體管的柵極-源極交疊面積、增加柵極絕緣層的厚度等方法來降低跳變電壓ΔV_p，但是傳統技術方案存在會引起源極線斷開、陣列基板的制作難度增大等問題。

技術實現要素：

本發明的至少一個實施例提供了一種陣列基板、一種陣列基板的驅動方法、一種陣列基板的制備方法以及一種顯示裝置，以克服或緩解以上技術問題。

根據本發明的一個方面，提出了一種陣列基板，所述陣列基板包括多個像素單元，每個像素單元包括薄膜晶體管和像素電極，所述薄膜晶體管包括柵極線、源極和漏極，所述源極與像素電極相連；

其中，所述柵極線和所述源極在正投影方向上具有第一重疊區域；每個像素單元還包括附加條，所述附加條被設置為和所述源極在垂直于陣列基板的正投影方向上具有第二重疊區域。

例如，所述附加條可以與所述柵極線的延伸方向基本平行，并且與所述柵極線之間的距離大于或等于5μm。

例如，所述第一重疊區域的面積可以與所述第二重疊區域的面積相等。

例如，所述第二重疊區域沿源極延伸方向上的長度可以在18μm～25μm的范圍內。

例如，所述附加條可以與所述柵極線同層設置。

例如，所述附加條可以與所述像素電極同層設置。

根據本發明實施例的另一方面，還提供了一種顯示裝置，包括根據本發明實施例的陣列基板。

根據本發明實施例的另一方面，還提供了一種根據本發明實施例的陣列基板的驅動方法，包括：

當施加到柵極線的電壓從第一電壓變為第二電壓時，施加到所述附加條的電壓從第三電壓變為第四電壓，其中，第一電壓與第二電壓的差值同第三電壓與第四電壓的差值二者符號相反。

例如，第一電壓與第二電壓的差值的絕對值可以同第三電壓與第四電壓的差值的絕對值相等。

根據本發明實施例的另一方面，還提供了一種陣列基板的制備方法，可以包括：

形成公共電極層；

形成柵極線和柵極絕緣層；

形成有源層、源極和漏極；以及

形成像素電極；

其中，還包括形成附加條。

例如，所述附加條可以被形成為與所述柵極線同層。

例如，所述附加條可以被形成為與所述像素電極同層。

例如，所述附加條可以被形成為與所述柵極線的延伸方向基本平行，并且與所述柵極線之間的距離大于或等于5μm。

例如，所述附加條可以被形成為與所述源極具有重疊區域，所述重疊區域沿源極的延伸方向上的長度在18μm～25μm的范圍內

根據本發明實施例，通過設置附加條，使得附加條和源極在垂直于陣列基板的正投影方向上具有重疊區域，從而在附加條與源極之間形成附加電容C_as。通過設置附加條上的電壓，當施加到柵極線上的電壓突變時，施加到附加條上的電壓沿相反方向變化。附加條上的這種電壓突變將會借由電容C_as耦合至源極，從而補償柵極線的電壓突變引起的跳變電壓ΔV_p。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖，圖中：

圖1示出了一種陣列基板中的示例像素單元的結構示意圖；

圖2A示出了沿圖1中的剖線A-A’得到的截面圖；

圖2B示出了圖1中的區域A1的放大示意圖；

圖3A示出了圖1中像素單元的等效電容示意圖，以及圖3B示出了圖3A的電路中柵極電壓、像素電壓和跳變電壓的示例波形圖；

圖4示出了根據本發明實施例的像素單元的等效電容示意圖；

圖5示出了根據本發明第一實施例的陣列基板的結構示意圖；

圖6A示出了沿圖5中的剖線B-B’得到的截面圖；

圖6B示出了圖5中的區域A5的放大示意圖；

圖7示出了根據本發明第二實施例的陣列基板的結構示意圖；

圖8A示出了沿圖7中的剖線C-C’得到的截面圖；

圖8B示出了圖5中的區域A7的放大示意圖；

圖9示出了根據本發明實施例的陣列基板的驅動方法的示意流程圖；

圖10示出了根據本發明實施例的陣列基板的驅動方法的信號時序圖；

圖11示出了根據本發明第一實施例的陣列基板的制備方法的示意流程圖；以及

圖12示出了根據本發明第二實施例的陣列基板的制備方法的示意流程圖。

具體實施方式

為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整的描述。顯然，所描述的實施例是本發明的一部分實施例，而不是全部。基于所描述的本發明的實施例，本領域普通技術人員在無需創造性勞動的前提下獲得的所有其他實施例都屬于本發明保護的范圍。應注意，貫穿附圖，相同的元素由相同或相近的附圖標記來表示。在以下描述中，一些具體實施例僅用于描述目的，而不應該理解為對本發明有任何限制，而只是本發明實施例的示例。在可能導致對本發明的理解造成混淆時，將省略常規結構或構造。應注意，圖中各部件的形狀和尺寸不反映真實大小和比例，而僅示意本發明實施例的內容。

除非另外定義，本發明實施例使用的技術術語或科學術語應當是本領域技術人員所理解的通常意義。本發明實施例中使用的“第一”、“第二”以及類似詞語并不表示任何順序、數量或重要性，而只是用于區分不同的組成部分。

此外，在本發明實施例的附圖中，只涉及到與本發明實施例涉及的結構，其他結構可參考通常設計。此外，可以理解，當下文中諸如層、膜、區域或基板之類的元件被稱作位于另一元件“上”或“下”時，該元件可以“直接”位于另一元件“之上”或“之下”，也可以存在中間元件。此外，“上”或“下”僅僅表示相對位置關系，當翻轉元件或整個設備時，其“上”或“下”關系也將相應改變。在本文中，以基板為底層的相對位置關系進行描述。

在基于TFT的LCD顯示器中，在外加電場作用下，液晶分子的排列方向發生變化，從而控制光透過液晶的程度。目前常見的TFT-LCD顯示模式主要有垂直取向模式、扭曲向列型模式、平面場模式等。其中ADS(Advanced super Dimension Switch)型液晶顯示器通過TFT基板上的頂層梳狀電極(像素電極)和底層面狀電極(公共電極)之間產生平面邊緣電場來控制液晶盒內液晶的排布。為了便于描述，下文中以ADS型液晶顯示器來進行描述。本領域技術人員能夠理解，ADS型液晶顯示器的主要特點在于電場的方向以及像素電極位于公共電極的上層，而作為驅動元件的TFT器件的結構是基本一致的。因此。以下描述同樣適用于其他類型的陣列基板。

應當理解，所使用的薄膜晶體管的源極、漏極是對稱的，所以其源極、漏極可以互換。此外，為了便于描述，下文中以NPN型晶體管為例進行描述，即，下文中的薄膜晶體管的導通電壓為高電平，關斷電壓為低電平。

圖1示出了一種陣列基板中示例像素單元的示意結構圖，其中虛線框中是一個像素單元10。如圖1所示，像素單元10可以包括公共電極層102、柵極線103a、公共電極線103b、有源層105、薄膜晶體管的漏極106a、薄膜晶體管的源極106b、像素電極層108。在圖1中，A1表示TFT器件區。在圖1的示例中，像素電極層108包括條狀(slit)像素電極1081。

圖2A示出了沿圖1中的剖線A-A’得到的截面圖。如圖2A所示，像素單元10可以包括：基板101、公共電極層102、柵極線103a、公共電極線103b、柵極絕緣層104、漏極106a、源極106b、鈍化層107、像素電極層108。基板101可以是例如玻璃基板。

圖2B示出了圖1中的區域A1的放大示意圖。如圖2B所示，區域A1進一步包括區域A12。A12是源極106b在正投影方向上與柵極線103a重疊的區域。應注意，在本文中，將垂直于基板101的方向定義為“正投影方向”。

圖3A示出了圖1中像素單元10的等效電容示意圖。如圖所示，在該示例像素單元10中，柵極線103a在區域A1內的部分構成TFT的柵極，漏極106a與數據線110相連，源極106b與公共電極線103b相連。漏極106a和源極106b同層且與像素電極層108為相鄰層，以及像素電極層108位于公共電極層102的上層。如圖3A所示，電容C_gd表示柵極線103a與漏極106a之間的電容，可以包括C_{gd_on}(帶電體是柵極絕緣層104)和C_{gd_off}(帶電體是柵極絕緣層104和有源層105)。C_gs表示柵極線103a和源極106b之間的電容，可以包括C_{gs_on}(帶電體是柵極絕緣層104)和C_{gs_off}(帶電體是柵極絕緣層104和有源層105)。C_gc表示柵極線103a和公共電極線103b之間的電容，帶電體是柵極絕緣層104和鈍化層107。C_st表示像素電極1081和公共電極線103b之間的電容，帶電體是鈍化層107。C_lc表示像素電極1081和公共電極線103b之間的電容，帶電體是液晶分子，C_lc是耦合電容，需模擬獲得。C_dc表示數據線110和公共電極線103b之間的電容，帶電體是鈍化層107。C_pd表示像素電極1081和數據線110的耦合電容。以上電容中，C_st和C_lc是控制液晶偏轉的有效電容，其余均為寄生電容，其中，C_lc是控制液晶偏轉的邊緣場電容，為液晶偏轉提供電壓。

決定TFT開關品質的一個重要因素是柵極金屬和源極金屬之間的寄生電容C_gs。由于TFT的開關接近瞬態，當柵極電壓V_g從TFT導通電壓V_gh瞬間下降到TFT關斷電壓V_gl時，V_g的變化量ΔV_g被TFT的寄生電容C_gs耦合到像素電極上，導致像素電壓V_p發生跳變，跳變量為ΔV_p，將其稱作跳變電壓。由于跳變電壓ΔV_p的存在，像素電壓變為(V_p-ΔV_p)。

圖3B示出了圖3A的電路中柵極電壓V_g、像素電壓V_p和跳變電壓ΔV_p的示例波形圖。如圖3B所示，以第n幀圖像為例，圖像的顯示階段可以包括：充電階段，表示為t1；和電壓保持階段，表示為t2。在t1，柵極電壓V_g快速增大到TFT的導通電壓V_gh，同時像素電壓V_p逐步增大，然后進入電壓保持階段t2。在電壓保持階段t2，柵極電壓V_g從導通電壓V_gh瞬間下降到TFT的關斷電壓V_gl，V_g的變化量ΔV_g被TFT的寄生電容C_gs耦合到像素電極1081上，導致像素電壓V_p發生跳變，出現跳變電壓ΔV_p。

根據電荷守恒原理，可以得出ΔV_p的理論公式，參見以下公式(1)。

為了抑制跳變電壓ΔV_p，可以減小C_gs。

根據本發明實施例，提供了一種陣列基板，陣列基板包括多個像素單元，每個像素單元包括薄膜晶體管和像素電極，所述薄膜晶體管包括柵極線、源極和漏極，所述源極與像素電極相連；其中，所述柵極線和源極在正投影方向上具有第一重疊區域；每個像素單元還包括附加條，所述附加條被設置為和所述源極在正投影方向上具有第二重疊區域。

圖4示出了根據本發明實施例的像素單元40的等效電容示意圖。為了簡明，在以下描述中，不再贅述圖4中與圖3A所示的示例相同或相似的結構和/或功能。如圖4所示，通過設置附加條403c，使得附加條403c和源極403b在正投影方向上具有第二重疊區域，從而在附加條403c與源極403b之間形成附加電容C_as。通過設置施加到附加條403c上的電壓V_a，當施加到柵極線403a上的電壓從V_gh突變為V_gl時，施加到附加條403c上的電壓V_a沿相反方向變化。附加條403c上的這種電壓突變將會借由電容C_as耦合至源極403b，從而補償柵極線403a上的電壓突變引起的跳變電壓ΔV_p。

圖5示出了根據本發明第一實施例的陣列基板的結構示意圖。如圖5所示，像素單元50的薄膜晶體管包括柵極線503a、漏極506a和源極506b；其中，柵極線503a和源極506b在正投影方向上具有第一重疊區域。每個像素單元50還包括附加條503c，附加條503c被設置為和源極506b在正投影方向上具有第二重疊區域。

在圖5中，像素單元50還包括公共電極層502、公共電極線503b、有源層505、像素電極層508。在圖5中，A5表示TFT器件區。與圖1的示例類似，像素電極層508包括條狀的像素電極5081，源極506與像素電極5081相連。為了簡明，在以下描述中，與圖1所示的實施例相同或相似的結構和/或功能將不再贅述。

如圖5所示，面狀結構的公共電極層502與條狀結構的像素電極5081是驅使液晶偏轉的兩個極板，分別用于提供形成液晶偏轉電場的公共電壓V_com和像素電壓V_p。柵極線503a用于提供TFT導通電壓V_gh和關斷電壓V_gl。柵極絕緣層504和有源層505是半導體層。TFT的漏極506a和TFT的源極506b分別連接于有源層505的兩端。TFT源極506b與像素電極層108通過鈍化層507上的過孔形成電性連接。

當向柵極線503a施加導通電壓V_gh時，有源層505處于導通狀態，此時數據線上的信號電壓經由漏極506a→有源層505→源極506b→像素電極層508的路徑，將數據線上的信號傳遞至像素電極5081。當向柵極線503a施加關斷電壓V_gl時，有源層505處于關斷狀態，此時僅有微弱的漏電流從有源層505流過。

在圖5所示的第一實施例中，附加條503c被設置為與柵極線503a同層。例如，可以使用銅和鋁等金屬來形成附加條503c。由于銅的導電率較高，優選可以使用銅。可以使用與柵極線503a相同的金屬材料一次構圖形成柵極線503a和附加條503c，從而簡化工藝流程。盡管圖5中附加條503c被示出為與柵極線503a和公共電極線503b平行，本領域技術人員可以理解，這里的“平行”應理解為附加條503c與柵極線503a和公共電極線503b均不相交即可。此外，盡管圖5中將附加條503c示出為長條形形狀，在具體示例中，可以根據實際的像素結構來設計附加條503c的形狀，本發明實施例并不局限于此。

例如，附加條503c的長度可以被設置為大于等于與柵極線503a的長度。例如附加條503c的厚度可以被設置為與柵極線503a的厚度相同。可以根據陣列基板的尺寸、像素密度PPI、功耗、透過率等因素來確定附加條503c的寬度。附加條503c和源極506b在正投影方向上具有第二重疊區域，該第二重疊區域沿源極506b的延伸方向上的長度可以設置為在18μm～25μm的范圍內，例如20μm。

在圖5所示的第一實施例中，附加條503c被設置為與柵極線503a同層設置，因此二者之間可能會具有橫向耦合。為此，可以將附加條503c和柵極線503a之間的距離設置為大于或等于5μm。

圖6A示出了沿圖5中的剖線B-B’得到的截面圖。如圖6A所示，像素單元50可以包括：基板501、公共電極層502、柵極線503a、公共電極線503b、附加條503c、柵極絕緣層504、漏極506a、源極506b、鈍化層507、像素電極層508。其中，附加條503c與柵極線503a同層設置。

圖6B示出了圖5中的區域A5的放大示意圖。如圖6B所示，區域A5進一步包括第一重疊區域A52和第二重疊區域A53。A52是源極506b在正投影方向上與柵極線503a重疊的區域，A53是源極506b在正投影方向上與附加條503c重疊的區域。例如，第一重疊區域A52的面積與第二重疊區域A53的面積可以相等。如圖6B所示，例如，第二重疊區域A53沿源極506b的延伸方向上的長度L可以設置為在18μm～25μm的范圍內，例如20μm。

圖7示出了根據本發明第二實施例的陣列基板的結構示意圖。如圖7所示，像素單元70的薄膜晶體管包括柵極線703a、漏極706a和源極706b；其中，柵極線703a和源極706b在正投影方向上具有第一重疊區域。每個像素單元70還包括附加條703c，附加條703c被設置為和源極706b在正投影方向上具有第二重疊區域。

在圖7中，像素單元70還包括公共電極層702、公共電極線703b、有源層705、像素電極層708。在圖7中，A7表示TFT器件區。與圖1和圖5的示例類似，像素電極層708包括條狀的像素電極7081。為了簡明，在以下描述中，與圖1和圖5所示的實施例相同或相似的結構和/或功能將不再贅述。

在圖7所示的第二實施例中，附加條703c被設置為與像素電極7081同層設置，即，處于像素電極層708。例如，可以使用透明導電材料來形成像素電極，例如包括但不局限于：氧化銦鎵鋅、氧化銦鋅(Indium Zinc Oxide)、氧化銦錫(Indium Tin Oxide)、氧化銦鎵錫等。可以使用與像素電極相同的材料一次構圖形成像素電極和附加條703c，從而簡化工藝流程。盡管圖7中附加條703c被示出為與柵極線703a和公共電極線703b平行，本領域技術人員可以理解，附加條703c與柵極線703a和公共電極線703b在正投影方向上均不存在重疊區域即可。此外，盡管圖7中將附加條703c示出為長條形形狀，在具體示例中，可以根據實際的像素結構來設計附加條703c的形狀，本發明實施例并不局限于此。

附加條703c的長度可以被設置為大于等于與柵極線703a的長度。例如附加條703c的厚度可以被設置為與像素電極7081的厚度相同。可以根據陣列基板的尺寸、像素密度PPI、功耗、透過率等因素來確定附加條703c的寬度。附加條703c和源極706b在正投影方向上具有第二重疊區域，第二重疊區域沿源極706b的延伸方向上的長度可以設置為在18μm～25μm的范圍內，例如20μm。

圖8A示出了沿圖7中的剖線C-C’得到的截面圖。如圖8A所示，像素單元70可以包括：基板701、公共電極層702、柵極線703a、公共電極線703b、附加條703c、柵極絕緣層704、漏極706a、源極706b、鈍化層707、像素電極層708。其中，附加條703c與像素電極7081同層設置。

圖8B示出了圖7中的區域A7的放大示意圖。如圖8B所示，區域A7進一步包括第一重疊區域A72和第二重疊區域A73。A72是源極706b在正投影方向上與柵極線703a重疊的區域，A73是源極706b在正投影方向上與附加條703c重疊的區域。例如，第一重疊區域A72的面積與第二重疊區域A73的面積可以相等。如圖8B所示，例如，第二重疊區域A73沿源極706b的延伸方向上的長度L’可以設置為在18μm～25μm的范圍內，例如20μm。

根據本發明實施例，還提供了一種用于根據本發明實施例的陣列基板的驅動方法。圖9示出了根據本發明實施例的陣列基板的驅動方法的流程圖。應注意，以下方法中各個步驟的序號僅作為該步驟的表示以便描述，而不應被看作表示該各個步驟的執行順序。除非明確指出，否則該方法不需要完全按照所示順序來執行。如圖9所示，根據本發明實施例的驅動方法90可以包括以下步驟。

在步驟901，當施加到柵極線的電壓從第一電壓變為第二電壓的同時，施加到附加條的電壓從第三電壓變為第四電壓。

例如，第一電壓與第二電壓的差值同第三電壓與第四電壓的差值二者符號可以相反。此外，第一電壓與第二電壓的差值的絕對值同第三電壓與第四電壓的差值的絕對值可以相等。

圖10示出了根據本發明實施例的陣列基板的驅動方法的信號時序圖。在圖10中，為了便于演示，將施加到柵極線的電壓V_g示出為實線，將施加到附加條的電壓V_a示出為點劃線。如圖10所示，施加到柵極線的電壓V_g從第一電壓(例如柵極導通電壓V_gh)變為第二電壓(例如柵極關斷電壓V_gl)的同時，施加到附加條的電壓V_a從第三電壓變為第四電壓。第一電壓與第二電壓的差值同第三電壓與第四電壓的差值二者符號相反。例如，如果施加到柵極線的電壓從柵極導通電壓V_gh改變為柵極關斷電壓V_gl，柵極導通電壓V_gh大于柵極關斷電壓V_gl，即第一電壓與第二電壓的差值是正數，則在柵極電壓V_g由柵極導通電壓瞬間改變為柵極關斷電壓時，電壓V_a從第三電壓V_a1瞬間改變為第四電壓V_a2，第三電壓V_a1小于第四電壓V_a2，即第三電壓與第四電壓的差值是負數，附加條上的這種電壓突變將會借由電容C_as耦合至源極，從而補償柵極線的電壓V_g突變引起的跳變電壓ΔV_p。

在根據本發明實施例的陣列基板中，可以將柵極電壓V_g反相后直接施加到附加條，此時第三電壓與第一電壓幅度相同且第四電壓與第二電壓幅度相同。也可以將柵極電壓V_g反相并進行放大，然后施加到附加條。還可以根據源極在正投影方向上與柵極線的第一重疊區域和源極在正投影方向上與附加條的第二重疊區域的面積之比來確定電壓V_a。如果第二重疊區域的面積大于第一重疊區域的面積，則第二重疊區域對于像素電壓V_p的耦合作用更強，則可以將電壓V_a的幅值設置為較小，反之亦然。通常柵極電壓Vg的幅值范圍在-10V～+30V之間，可以根據柵極電壓V_g的幅值來相應設置電壓V_a的幅值。

本發明實施例還提供了一種陣列基板的制備方法。應注意，以下方法中各個步驟的序號僅作為該步驟的表示以便描述，而不應被看作表示該各個步驟的執行順序。除非明確指出，否則該方法不需要完全按照所示順序來執行。根據本發明實施例的陣列基板的制備方法可以包括：形成公共電極層；形成柵極線和柵極絕緣層；形成有源層、源極和漏極；以及像素電極。

接下來將參考圖11和圖12來詳細描述根據本發明實施例的陣列基板的制備方法。圖11示出了根據本發明第一實施例的陣列基板的制備方法的示意流程圖。如圖11所示，根據本發明第一實施例的陣列基板的制備方法110可以包括以下步驟。

在步驟1101，例如在陣列基板的陣列側形成公共電極層。例如，可以通過沉積或濺射等、掩膜、濕法蝕刻等工藝步驟來形成公共電極層。通常可以采用透明導電材料(例如ITO、石墨烯等)來形成公共電極層。公共電極層可以是片狀結構。

在步驟1103，形成柵極線和附加條。例如，可以通過沉積或濺射等、掩膜、濕法蝕刻等工藝步驟來形成柵極線和附加條。通常可以采用金屬材料(例如銅、鋁等)來形成柵極線和附加條。附加條可以被形成為與柵極線延伸的方向基本平行，并且與柵極線之間的距離大于或等于5μm。附加條可以被形成為長度大于或等于柵極線的長度。還可以形成柵極絕緣層。例如，可以通過沉積(例如等離子體增強氣相化學沉積PECVD，Plasma Enhanced Chemical Vapor Deposition)等工藝來形成柵極絕緣層。柵極絕緣層的厚度可以例如是約500nm。通常可以采用氮化硅(例如SiNx)等材料來形成柵極絕緣層。

在步驟1105，形成薄膜晶體管的有源層、源極和漏極。例如，可以通過沉積或濺射等、掩膜(例如半色調掩膜)、蝕刻等工藝步驟來形成薄膜晶體管的源極和漏極，從而制成薄膜晶體管。可以使用例如非晶硅、氧化物、低溫多晶硅(LTPS，Low Temperature Poly Silicon)等半導體材料來形成有源層、源極和漏極。還可以使用例如銅或鋁等金屬材料來形成數據線。

在步驟1107，形成像素電極。例如，可以通過沉積或濺射等、掩膜、濕法蝕刻等工藝步驟來形成像素電極。通常可以采用透明導電材料(例如ITO、石墨烯等)來形成像素電極，可以將像素電極與薄膜晶體管的源極或漏極相連。像素電極可以被形成為條狀。

例如，附加條可以被形成為與所述源極具有重疊區域，所述重疊區域沿所述源極的延伸方向上的長度在18μm～25μm的范圍內。

圖12示出了根據本發明第二實施例的陣列基板的制備方法的示意流程圖。如圖12所示，根據本發明第二實施例的陣列基板的制備方法120可以包括以下步驟。本領域技術人員可以理解，為了簡明，下文中與第一實施例相同或相似的技術內容將不再贅述。

在步驟1201，例如在陣列基板的陣列側形成公共電極層。例如，可以通過沉積或濺射等、掩膜、濕法蝕刻等工藝步驟來形成公共電極層。通常可以采用透明導電材料(例如ITO、石墨烯等)來形成公共電極層。公共電極層可以是片狀結構。

在步驟1203，形成柵極線和柵極絕緣層。例如，可以通過沉積或濺射等、掩膜、濕法蝕刻等工藝步驟來形成柵極線。通常可以采用金屬材料(例如銅、鋁等)來形成柵極線。還可以同時形成公共電極線。還可以形成柵極絕緣層。例如，可以通過沉積(例如等離子體增強氣相化學沉積PECVD，Plasma Enhanced Chemical Vapor Deposition)等工藝來形成柵極絕緣層。柵極絕緣層的厚度可以例如是約500nm。通常可以采用氮化硅(例如SiNx)等材料來形成柵極絕緣層。

在步驟1205，形成薄膜晶體管的有源層、源極和漏極。例如，可以通過沉積或濺射等、掩膜(例如半色調掩膜)、蝕刻等工藝步驟來形成薄膜晶體管的源極和漏極，從而制成薄膜晶體管。可以使用例如非晶硅、氧化物、低溫多晶硅(LTPS，Low Temperature Poly Silicon)等半導體材料來形成有源層、源極和漏極。還可以使用例如銅或鋁等金屬材料來形成數據線。

在步驟1207，形成像素電極和附加條。例如，可以通過沉積或濺射等、掩膜、濕法蝕刻等工藝步驟來形成像素電極和附加條。通常可以采用透明導電材料(例如ITO、石墨烯等)來形成像素電極和附加條。附加條可以被形成為與柵極線延伸的方向基本平行。附加條可以被形成為長度大于或等于柵極線的長度，并且與像素電極間隔開。

例如，附加條可以被形成為與所述源極具有重疊區域，所述重疊區域沿所述源極的延伸方向上的長度在18μm～25μm的范圍內。

本發明實施例還提供了一種顯示裝置，其包括如上所述根據本發明實施例的陣列基板。該顯示裝置可以是電子紙、手機、平板電腦、電視機、顯示器、筆記本電腦、數碼相框、導航儀等任何具有顯示功能的產品或部件。

根據本發明實施例，通過設置附加條，使得附加條和源極在正投影方向上具有重疊區域，從而在附加條與源極之間形成附加電容C_as。通過設置附加條上的電壓，當施加到柵極線上的電壓突變時，施加到附加條上的電壓沿相反方向變化。附加條上的這種電壓突變將會借由電容C_as耦合至源極，從而補償柵極線的電壓突變引起的跳變電壓ΔV_p。

盡管已經參考本發明的典型實施例，具體示出和描述了本發明，但本領域普通技術人員應當理解，在不脫離所附權利要求所限定的本發明的精神和范圍的情況下，可以對這些實施例進行形式和細節上的多種改變。