半導體結構及半導體工藝的檢測方法與流程

本申請涉及半導體制造，特別是涉及一種半導體結構及半導體工藝的檢測方法。

背景技術：

1、在mems(micro?electromechanical?system，微電子機械系統)器件的制造工藝中，經常需要對硅襯底進行深硅孔刻蝕，而后采用孔填充工藝對硅深孔填充導電材料。孔填充工藝異常通常會導致導電材料填充缺失，從而降低產品良率。在目前的技術中，缺陷掃描機臺只能監測硅深孔表面的填充情況，無法監測硅深孔內部的填充情況，導致無法準確獲取孔填充工藝的異常情況，不利于提高產品的良率。

技術實現思路

1、基于此，有必要針對上述問題，提供一種半導體結構及半導體工藝的檢測方法。

2、第一方面，本申請實施例提供一種半導體結構，用于檢測半導體工藝的缺陷，包括：

3、襯底結構，所述襯底結構上設有至少一目標孔以及至少一模擬孔；所述目標孔和所述模擬孔均沿所述襯底結構的厚度方向，由所述襯底結構的表面朝所述襯底結構內延伸；所述模擬孔的孔徑等于所述目標孔的孔徑，所述模擬孔的深度小于所述目標孔的深度；

4、阻擋層，覆蓋于所述襯底結構的表面、所述目標孔的孔壁、以及所述模擬孔的孔壁。

5、在其中一個實施例中，所述模擬孔的數量為多個，多個所述模擬孔于所述襯底結構上間隔排布。

6、在其中一個實施例中，所述模擬孔的種類為多種，同一種類的所述模擬孔的深度相同，不同種類的所述模擬孔的深度不同；

7、同一種類模擬孔中的所述模擬孔數量為至少一個。

8、在其中一個實施例中，在所有的模擬孔種類中，不同種類的所述模擬孔的深度按照預設步長遞增。

9、在其中一個實施例中，所述目標孔的深度與孔徑之比為n，所述模擬孔的種類數為正整數m；

10、所述m與所述n滿足關系：m+1≥n。

11、在其中一個實施例中，同一種類模擬孔中的所述模擬孔數量為多個；所述目標孔的數量為多個；所述襯底結構上設有一個第一曝光區和多個第二曝光區；

12、多個所述目標孔位于所述第一曝光區；同一種類的所述模擬孔位于同一所述第二曝光區，且不同種類的所述模擬孔分別位于不同的所述第二曝光區。

13、在其中一個實施例中，在同一所述第二曝光區中，各所述模擬孔均勻排布；

14、和/或，各所述目標孔在所述第一曝光區內均勻排布。

15、在其中一個實施例中，在同一所述第二曝光區中，相鄰的兩個所述模擬孔的間距等于所述模擬孔的孔徑；

16、和/或，相鄰的兩個所述目標孔的間距等于所述目標孔的孔徑。

17、在其中一個實施例中，所述襯底結構包括層疊設置的基底和介質層，所述目標孔和所述模擬孔由所述介質層的表面朝所述基底延伸。

18、本申請實施例提供的半導體結構，可以應用于孔填充工藝缺陷的檢測，具體地，對待檢測的孔填充工藝進行檢測時，可以采用待檢測的孔填充工藝對模擬孔和目標孔進行填充，填充完成后，模擬孔表面的填充情況可以表征目標孔內部某一段孔的填充情況，因此，通過缺陷掃描設備對目標孔和模擬孔的表面進行掃描和比對，即可獲取孔填充工藝在某一段上是否存在缺陷，有利于提高產品良率。

19、第二方面，本申請實施例提供一種半導體工藝的檢測方法，包括：

20、提供第一方面任一實施例所述的半導體結構；

21、采用預設工藝于所述半導體結構的目標孔和模擬孔中填充導電層；

22、獲取所述目標孔和所述模擬孔的表面圖像，并基于所述目標孔和所述模擬孔的表面圖像確定所述預設工藝的性能參數。

23、在其中一個實施例中，所述提供第一方面任一實施例所述的半導體結構的步驟，包括：

24、提供襯底結構；

25、于所述襯底結構上形成所述目標孔及所述模擬孔；所述目標孔和所述模擬孔均沿所述襯底結構的厚度方向，由所述襯底結構的表面至所述襯底結構內延伸；所述模擬孔的孔徑等于所述目標孔的孔徑，所述模擬孔的深度小于所述目標孔的深度；

26、于所述襯底結構上形成阻擋層，所述阻擋層覆蓋于所述襯底結構的表面、所述目標孔的孔壁、以及所述模擬孔的孔壁。

27、在其中一個實施例中，所述采用預設工藝于所述半導體結構的目標孔和模擬孔中填充導電層的步驟，包括：

28、采用預設工藝于所述半導體結構的襯底結構上形成導電材料層，所述導電材料層填充于所述目標孔和所述模擬孔中，且覆蓋于所述襯底結構的表面；

29、去除所述襯底結構表面的導電材料層，以暴露所述目標孔的表面和所述模擬孔的表面。

30、本申請實施例提供的半導體工藝的檢測方法，利用模擬孔表面的填充情況表征目標孔內部某一段孔的填充情況，從而通過模擬孔和目標孔的表面圖像獲取孔填充工藝對應的子段工藝是否存在缺陷，有利于提高產品良率。

技術特征：

1.一種半導體結構，用于檢測半導體工藝的缺陷，其特征在于，包括：

2.根據權利要求1所述的半導體結構，其特征在于，所述模擬孔的數量為多個，多個所述模擬孔于所述襯底結構上間隔排布。

3.根據權利要求2所述的半導體結構，其特征在于，所述模擬孔的種類為多種，同一種類的所述模擬孔的深度相同，不同種類的所述模擬孔的深度不同；

4.根據權利要求3所述的半導體結構，其特征在于，在所有的模擬孔種類中，不同種類的所述模擬孔的深度按照預設步長遞增。

5.根據權利要求3所述的半導體結構，其特征在于，所述目標孔的深度與孔徑之比為n，所述模擬孔的種類數為正整數m；

6.根據權利要求3所述的半導體結構，其特征在于，同一種類模擬孔中的所述模擬孔數量為多個；所述目標孔的數量為多個；所述襯底結構上設有一個第一曝光區和多個第二曝光區；

7.根據權利要求6所述的半導體結構，其特征在于，在同一所述第二曝光區中，各所述模擬孔均勻排布；

8.根據權利要求6所述的半導體結構，其特征在于，在同一所述第二曝光區中，相鄰的兩個所述模擬孔的間距等于所述模擬孔的孔徑；

9.根據權利要求1所述的半導體結構，其特征在于，所述襯底結構包括層疊設置的基底和介質層，所述目標孔和所述模擬孔由所述介質層的表面朝所述基底延伸。

10.一種半導體工藝的檢測方法，其特征在于，包括：

11.根據權利要求10所述的半導體工藝的檢測方法，其特征在于，所述提供如權利要求1-9中任一項所述的半導體結構的步驟，包括：

12.根據權利要求10所述的半導體工藝的檢測方法，其特征在于，所述采用預設工藝于所述半導體結構的目標孔和模擬孔中填充導電層的步驟，包括：

技術總結
本申請涉及一種半導體結構及半導體工藝的檢測方法。半導體結構包括襯底結構，所述襯底結構上設有至少一目標孔以及至少一模擬孔；所述目標孔和所述模擬孔均沿所述襯底結構的厚度方向，由所述襯底結構的表面朝所述襯底結構內延伸；所述模擬孔的孔徑等于所述目標孔的孔徑，所述模擬孔的深度小于所述目標孔的深度；阻擋層，覆蓋于所述襯底結構的表面、所述目標孔的孔壁、以及所述模擬孔的孔壁。本申請的模擬孔表面的填充情況可以表征目標孔內部某一段孔的填充情況，有助于獲取孔填充工藝對應的子段工藝是否存在缺陷，有利于提高產品良率。

技術研發人員：陳亞威,簡志宏
受保護的技術使用者：無錫華潤上華科技有限公司
技術研發日：
技術公布日：2025/3/10