一種基于SiP芯片實裝系統防反接測試方法與流程

本發明涉及sip測試，特別涉及一種基于sip芯片實裝系統防反接測試方法。

背景技術：

1、sip封裝是將多種功能晶圓，包括處理器、存儲器等功能晶圓集成在一個封裝內，從而實現一個基本完整功能的封裝方案。與soc(system?on?achip，系統級芯片)相對應。sip封裝是對不同裸芯片進行并排或疊加的封裝方式，而soc則是將系統所需的組件高度集成到一塊芯片上。sip級芯片可將各功能所需的器件有效組合為一體，達到更高的集成度，從而實現一個基本完整的功能性器件；同時依托高效的生產制程和測試能力，在使用中可大大減少產品的開發時間，節約成本。

2、sip由于集成了多顆芯片在測試和良率方面的挑戰較大。測試方面，因裸芯片都集成在一起，管腳的互連會導致某些可測性喪失；另外從測試時間及成本角度也不可能保證每個芯片都能測試。測試流程也會發生變化，以往封裝好的芯片進行測試，現在要邊封邊側，以確保良率。良率方面，sip中集成了眾多芯片與器件，每個芯片/器件封測中的良率損失都會加成到最終的sip模塊上。sip模塊的成本相對于單一芯片封裝成本高出許多，良率的重要性極其關鍵。

3、目前sip級芯片生產過程中，final?test分為兩個步驟：ate(automatictestequipment，自動測試設備)和slt(system?level?test，系統級別測試)。實裝系統級測試裝置都是單板專用，損壞后修復或復投時間和成本較大。

技術實現思路

1、本發明的目的在于提供一種基于sip芯片實裝系統防反接測試方法，以解決背景技術中的問題。

2、為解決上述技術問題，本發明提供了一種基于sip芯片實裝系統防反接測試方法，包括：

3、步驟a：sip芯片的基板設計時，選取sip芯片上的三個地引腳和一個空引腳，將空引腳放在sip芯片1腳標記處，其它3個地引腳在sip芯片其它三個角的位置；

4、步驟b：實裝系統板設計時，sip芯片1腳懸空，上拉到實裝板電壓vcc，并接到電源供電芯片的使能管腳；

5、步驟c：上位機設計時，測試項中增加防反接測試項判斷，首個測試項為防反接測試，測試正常后，在進行后續參數測試，實現完全自動化測試。

6、在一種實施方式中，所述步驟a中，sip芯片空引腳和地引腳有多個，分部位置不固定，選取空引腳與地引腳對稱，通過實驗驗證發現在基板設計階段就考慮到空引腳和地引腳的位置，后續實裝板設計插座布局時，試驗驗證效果更好。

7、在一種實施方式中，所述步驟b中，硬件測試板設計時，sip芯片放置正確時，電源供電芯片上電空引腳上拉到vcc，電源供電芯片使能高電平電源芯片啟動正常，供電正常；sip芯片放置錯誤時，電源供電芯片上電，電源供電芯片使能接到gnd，電源芯片使能為低電平，電源供電芯片不能啟動，上電失敗。

8、在一種實施方式中，所述步驟c中，該防反接測試測試項放在首位，用上電是否成功來判斷sip芯片是否放置正確，上電成功后開始后續功能及參數測試，整個測試過程實現自動化測試。

9、在一種實施方式中，所述電源供電芯片具有一個使能引腳，通過該使能引腳控制電源供電芯片的工作狀態，使能控制啟動與關閉，通過向使能引腳施加高電平或低電平信號，可以控制電源供電芯片的開啟或關閉。

10、在一種實施方式中，所述sip芯片的基板設計時，基板上的裸芯排布遵循以下規則：信號路徑長度縮短高頻信號的傳輸路徑；需要頻繁交互的裸芯靠近放置；電源分配，合理規劃電源線和地線布局；使用多層板設計分離電源層和地層，減少電源回路面積；高功耗的裸芯放置在便于散熱的位置；使用屏蔽材料或屏蔽罩來隔離敏感區域；裸芯分布要均勻，對于大型基板，增加支撐點以增強結構穩定性。

11、本發明提供的一種基于sip芯片實裝系統防反接測試方法，是在結合傳統芯片測試方案的基礎上進行升級，增加防反判斷，大大的減少了因人為原因導致芯片損毀的損失；同時也減輕測試人員的壓力，反復確認芯片放置是否正確，通過硬件防反接，可以減少這方面的壓力，即使芯片放反，測試板也不會給芯片上電，不會造成芯片損毀，通過此種方法也可以提高芯片測試的效率，降低成本，提高產能。

技術特征：

1.一種基于sip芯片實裝系統防反接測試方法，其特征在于，包括下列步驟：

2.如權利要求1所述的基于sip芯片實裝系統防反接測試方法，其特征在于，所述步驟a中，sip芯片空引腳和地引腳有多個，分部位置不固定，選取空引腳與地引腳對稱，通過實驗驗證發現在基板設計階段就考慮到空引腳和地引腳的位置，后續實裝板設計插座布局時，試驗驗證效果更好。

3.如權利要求1所述的基于sip芯片實裝系統防反接測試方法，其特征在于，所述步驟b中，硬件測試板設計時，sip芯片放置正確時，電源供電芯片上電空引腳上拉到vcc，電源供電芯片使能高電平電源芯片啟動正常，供電正常；sip芯片放置錯誤時，電源供電芯片上電，電源供電芯片使能接到gnd，電源芯片使能為低電平，電源供電芯片不能啟動，上電失敗。

4.如權利要求1所述的基于sip芯片實裝系統防反接測試方法，其特征在于，所述步驟c中，該防反接測試測試項放在首位，用上電是否成功來判斷sip芯片是否放置正確，上電成功后開始后續功能及參數測試，整個測試過程實現自動化測試。

5.如權利要求3所述的基于sip芯片實裝系統防反接測試方法，其特征在于，所述電源供電芯片具有一個使能引腳，通過該使能引腳控制電源供電芯片的工作狀態，使能控制啟動與關閉，通過向使能引腳施加高電平或低電平信號，可以控制電源供電芯片的開啟或關閉。

6.如權利要求1所述的基于sip芯片實裝系統防反接測試方法，其特征在于，所述sip芯片的基板設計時，基板上的裸芯排布遵循以下規則：信號路徑長度縮短高頻信號的傳輸路徑；需要頻繁交互的裸芯靠近放置；電源分配，合理規劃電源線和地線布局；使用多層板設計分離電源層和地層，減少電源回路面積；高功耗的裸芯放置在便于散熱的位置；使用屏蔽材料或屏蔽罩來隔離敏感區域；裸芯分布要均勻，對于大型基板，增加支撐點以增強結構穩定性。

技術總結
本發明公開一種基于SiP芯片實裝系統防反接測試方法，SiP芯片的基板設計時，選取SiP芯片上的三個地引腳和一個空引腳，將空引腳放在SiP芯片1腳標記處，其它3個地引腳在SiP芯片其它三個角的位置；實裝系統板設計時，SiP芯片1腳懸空，上拉到實裝板電壓VCC，并接到電源供電芯片的使能管腳；上位機設計時，測試項中增加防反接測試項判斷，首個測試項為防反接測試，測試正常后，在進行后續參數測試，實現完全自動化測試。本發明能提高SiP芯片測試良率，減少測試損壞芯片和測試設備。

技術研發人員：梁濤濤,張佩佩
受保護的技術使用者：中國電子科技集團公司第五十八研究所
技術研發日：
技術公布日：2025/3/13