<listing id="vjp15"></listing><menuitem id="vjp15"></menuitem><var id="vjp15"></var><cite id="vjp15"></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><menuitem id="vjp15"></menuitem></video></cite>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<menuitem id="vjp15"><strike id="vjp15"></strike></menuitem>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"></strike></var>
<var id="vjp15"></var>
<var id="vjp15"></var>
<var id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></var>
<menuitem id="vjp15"></menuitem><cite id="vjp15"><video id="vjp15"></video></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></cite>
<var id="vjp15"></var>
<var id="vjp15"></var>
<menuitem id="vjp15"><span id="vjp15"><thead id="vjp15"></thead></span></menuitem>
<cite id="vjp15"><video id="vjp15"></video></cite>
<menuitem id="vjp15"></menuitem>

Tem樣品的制備方法

文檔序號:9748906閱讀:1491來源:國知局
Tem樣品的制備方法
【技術領域】
[0001]本發明涉及半導體測試分析技術領域,特別是涉及一種TEM樣品的制備方法。
【背景技術】
[0002]半導體制造是一個工藝極其復雜的過程,在整個半導體制造過程中,需要對所制造產品進行各種檢測,以確定所制造產品是否符合設計要求,進而保證半導體產品的質量。
[0003]EM(Electron Microscope,電子顯微鏡)是檢測、分析半導體器件以及薄膜材料的常用工具,其可以用來檢測樣品的形貌、尺寸、特性等所需要的信息。常用的EM包括TEM(Transmiss1n Electron Microscope,透射電子顯微鏡,簡稱透射電鏡)和SEM(Scanning Electron Microscope,掃描電子顯微鏡,簡稱掃描電鏡)。
[0004]利用TEM或者SEM進行樣品檢測之前,需要進行樣品的制備,所制備樣品的好壞會直接影響到檢測結果。因此樣品的制備是TEM或者SEM的檢測、分析過程的至關重要的環節。對于TEM而言,所制備的TEM樣品一般在10nm?200nm的厚度進行觀察檢測。
[0005]在現有技術中,當器件的特征尺寸比較大(例如工藝節點為90nm以上)時,待測結構的尺寸比較大,此時制得的TEM樣品如圖1所示。在圖1中,TEM樣品I的厚度Tl為10nm?200nm,TEM樣品I中具有待測結構11以及支撐層12 ( —般為介質層或保護層),電子束20從TEM樣品I的一側照射TEM樣品I。此時,TEM的熒光屏出現如圖2所示的圖形,在圖2中,熒光屏30上顯示出待測結構11的投射圖案11’。
[0006]然而,隨著半導體工藝的發展,器件的特征尺寸越來越小,待測結構的尺寸也隨之減小,特別當工藝節點發展為65nm以下時,所制備的TEM樣品中可能會出現干擾結構。如圖3所示,采用現有的制備方法的到的TEM樣品2中,會同時存在待測結構11和干擾結構13,當電子束20進行照射時,TEM的熒光屏出現如圖4所示的圖形。在圖4中,熒光屏30上顯示出待測結構11的投射圖案11’和干擾結構13的投射圖案13’,投射圖案11’和投射圖案13’會出現重疊,形成重疊圖案14,從而無法獲得完整的待測結構11的投射圖案11’,影響對待測結構11的分析。

【發明內容】

[0007]本發明的目的在于,提供一種TEM樣品的制備方法,能制備出不含有干擾結構的TEM樣品,從而避免干擾結構對所述待測結構的影響,提高檢測的準確性。
[0008]為解決上述技術問題,本發明提供一種TEM樣品的制備方法,包括:
[0009]提供一半導體芯片,所述半導體芯片包括一待測結構;
[0010]進行第一次切割,露出所述待測結構的一面;
[0011]在所述待測結構的一面上制備一電子束透明層;
[0012]進行第二次切割,露出所述待測結構的另一面,所述待測結構的另一面與一面相對,形成所述TEM樣品。
[0013]可選的,所述第一次切割和第二次切割均采用聚焦離子束進行切割。
[0014]可選的,所述第一次切割的步驟包括:
[0015]采用聚焦離子束進行第一次粗切,在所述半導體芯片上形成第一挖槽;
[0016]采用聚焦離子束進行第一次細切,使所述第一挖槽露出所述待測結構的一面。
[0017]可選的,在所述待測結構的一面上制備一電子束透明層的步驟包括:
[0018]在所述第一挖槽內填充電子束透明材料;
[0019]采用聚焦離子束對所述電子束透明材料進行減薄切割,使得所述電子束透明材料在所述待測結構的一面形成具有第一預定厚度的所述電子束透明層。
[0020]可選的,所述第二次切割的步驟包括:
[0021]采用聚焦離子束進行第二次粗切,在所述半導體芯片上形成第二挖槽;
[0022]采用聚焦離子束進行第二次細切,使所述第二挖槽露出所述待測結構的另一面,所述待測結構具有第二預定厚度。
[0023]可選的,在提供一半導體芯片的步驟和進行第一次切割的步驟之間,還包括:
[0024]在所述第一次切割的切割面上形成第一保護層,所述第一保護層用于在進行所述第一次切割時保護所述待測結構。
[0025]可選的,所述第一保護層的材料為金屬鉬。
[0026]可選的,在所述待測結構的一面上制備一電子束透明層的步驟和進行第二次切割的步驟之間,還包括:
[0027]在所述第二次切割的切割面上形成第二保護層,所述第二保護層用于在進行所述第二次切割時保護所述待測結構和電子束透明層。
[0028]可選的,所述第二保護層的材料為金屬鉬。
[0029]可選的,所述電子束透明層的材料為氧化硅或樹脂。
[0030]可選的,所述TEM樣品的厚度為10nm?200nm。
[0031]與現有技術相比,本發明提供的TEM樣品的制備方法具有以下優點:
[0032]在本發明提供的TEM樣品的制備方法中,進行第一次切割,露出所述待測結構的一面,以清除所述待測結構的一面處的干擾結構;在所述待測結構的一面上制備一電子束透明層,所述電子束透明層可以保證之中的TEM樣品具有特定厚度,所述電子束透明層相對TEM的電子束透明,不會影響所述待測結構的投射圖案;進行第二次切割,露出所述待測結構的另一面,所述待測結構的另一面與一面相對,以清除所述待測結構的另一面處的干擾結構,從而使得所形成的所述TEM樣品中,不含有干擾結構,當利用電子束對所述TEM樣品進行照射時,TEM的熒光屏只出現所述待測結構的投射圖案,提高檢測的準確性。
【附圖說明】
[0033]圖1為現有技術中電子束穿透大尺寸待測結構時TEM樣品的剖面圖;
[0034]圖2為現有技術中電子束穿透大尺寸待測結構時熒光屏的示意圖;
[0035]圖3為現有技術中電子束穿透小尺寸待測結構時TEM樣品的剖面圖;
[0036]圖4為現有技術中電子束穿透小尺寸待測結構時熒光屏的示意圖;
[0037]圖5為本發明一實施例中TEM樣品的制備方法的流程圖;
[0038]圖6為本發明一實施例中半導體芯片的示意圖;
[0039]圖7A-圖7C為圖6的半導體芯片采用現有技術的制備方法得到的TEM樣品的示意圖;
[0040]圖8-圖15為本發明一實施例的??Μ樣品的制備方法的在制備過程中樣品的示意圖;
[0041 ]圖16為采用本發明一實施例的TEM樣品的制備方法得到的TEM樣品的示意圖;
[0042]圖17為電子束穿透圖16的TEM樣品時熒光屏的示意圖。
【具體實施方式】
[0043]下面將結合示意圖對本發明的TEM樣品的制備方法進行更詳細的描述,其中表示了本發明的優選實施例,應該理解本領域技術人員可以修改在此描述的本發明,而仍然實現本發明的有利效果。因此,下列描述應當被理解為對于本領域技術人員的廣泛知道,而并不作為對本發明的限制。
[0044]為了清楚,不描述實際實施例的全部特征。在下列描述中,不詳細描述公知的功能和結構,因為它們會使本發明由于不必要的細節而混亂。應當認為在任何實際實施例的開發中,必須做出大量實施細節以實現開發者的特定目標,例如按照有關系統或有關商業的限制,由一個實施例改變為另一個實施例。另外,應當認為這種開發工作可能是復雜和耗費時間的,但是對于本領域技術人員來說僅僅是常規工作。
[0045]在下列段落中參照附圖以舉例方式更具體地描述本發明。根據下面說明和權利要求書,本發明的優點和特征將更清楚。需說明的是,附圖均采用非常簡化的形式且均使用非精準的比例,僅用以方便、明晰地輔助說明本發明實施例的目的。
[0046]本發明的核心思想在于,提供一種TEM樣品的制備方法,包括:
[0047]步驟Sll:提供一半導體芯片,所述半導體芯片包括一待測結構;
[0048]步驟S12:進行第一次切割,露出所述待測結構的一面;
[0049]步驟S13:在所述待測結構的一面上制備一電子束透明層;
[0050]步驟S14:進行第二次切割,露出所述待測結構的另一面,所述待測結構的另一面與一面相對,形成所述TEM樣品。
[0051]其中,進行步驟S12,以清除所述待測結構的一面處的干擾結構;步驟S13制備的所述電子束透明層可以保證之中的TEM樣品具有特定厚度,所述電子束透明層相對TEM的電子束透明,不會影響所述待測結構的投射圖案;進行步驟S14,所述待測結構的另一面與一面相對,以清除所述待測結構的另一面處的干擾結構,從而使得所形成的所述TEM樣品中,不含有干擾結構,當利用電子束對所述TEM樣品進行照射時,TEM的熒光屏只出現所述待測結構的投射圖案,提高檢測的準確性。
[0052]以下,請參閱圖5-圖17具體說明本發明的TEM樣品的制備方法。
[0053]首先,如圖5所示,進行步驟S11,提供一半導體芯片,所述半導體芯片包括一待測結構。在本實施例中,以所述待測結構為柵極為例進行說明。如圖6所示,所述半導體芯片100包括襯底110以及位于所述襯底110—側的介質層120,其中,所述襯底110中可以包括有源區等結構,所述介質層120中包括所述待測結構131 (柵極),所述待測結構131的兩側具有金屬塞(plug) 132,所述半導體芯片100還可以包括金屬層133等互連結構。
[0054]所述待測結構131的特征尺寸(Critical Dimens1n,簡稱⑶)小于等于65nm,例如在本實施例中⑶為45nm,一般的,所述金屬塞132與所述待測結構131 (柵極)的距離Dl和D2比較小,小于等于40nm,例如在本實施例中Dl = D2 = 10nm,所以,D1+CD+D2 =65nm,
當前第1頁1 2 
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
韩国伦理电影