能檢測不活躍硬件木馬的電路安全可測性設計方法及對硬件木馬的檢測方法
【技術領域】
[0001]本發明涉及一種能檢測不活躍硬件木馬的電路安全可測性設計方法及對硬件木馬的檢測流程，尤其是一種通過在電路設計階段添加額外電路從而使得硬件木馬更容易被檢測出來的設計方法與檢測流程，尤其適合檢測長時間處于休眠狀態的硬件木馬。
【背景技術】
[0002]隨著集成電路產業朝著全球合作的趨勢發展，在集成電路產業鏈環節上，有越來越多的第三方參與，使得集成電路在設計與制造過程中不受控的因素越來越多，由此引發了對集成電路安全性的擔憂。由于第三方不受控環節的參與，集成電路在設計與制造過程中很容易遭到惡意修改，并被植入硬件木馬。這些硬件木馬有的會改變電路的功能，降低電路的性能，縮短電路的壽命，甚至有的會泄露電路內部的機密信息，從而嚴重影響集成電路以及使用該集成電路的信息化設備的安全性，如斯諾登棱鏡門事件。
[0003]目前國內外已經有很多針對集成電路內可能含有的硬件木馬的檢測方法的研宄。目前的硬件木馬檢測方法中研宄最多的是基于旁路分析的檢測技術以及基于邏輯測試的檢測技術。基于旁路分析的檢測主要是利用芯片工作時的旁路信息(如電磁輻射，電流或者電路延時等信息)來對硬件木馬進行檢測。其原理是因為電路中植入的硬件木馬會對芯片的旁路信號，如電流，頻率或路徑延時產生影響，因此通過觀察芯片的旁路信號并與原始芯片的旁路信息作比較，進而檢測出芯片中是否有硬件木馬的存在。基于邏輯測試的硬件木馬檢測，主要是通過功能與結果測試的方法，即產生各種各樣的測試向量，通過觀測測試向量的輸出是否滿足預期值來判斷電路內部是否含有硬件木馬。
[0004]上述兩類方法能夠在一定程度上，對某一類特定的硬件木馬進行檢測，但都依賴于需要觸發硬件木馬或者需要硬件木馬一直處于工作狀態從而影響電路功耗與頻率關系，以及路徑延遲等信息。但對于長時間處于休眠狀態的硬件木馬，上述兩類方法較難進行有效的檢測。
【發明內容】
[0005]本發明的目的在于克服現有技術中存在的不足，提供一種能檢測難觸發型硬件木馬的電路安全可測性設計方法，以及根據該電路安全性設計方法的對硬件木馬的檢測方法。本發明采用的技術方案是::
一種能檢測不活躍硬件木馬的電路安全可測性設計方法，包括以下步驟:
a)、完成電路的功能設計與驗證；
b)、按照一定的規則，確定一個比原始電路工作頻率低的時鐘頻率，作為安全性測試模式下的時鐘頻率；
c)、通過配置一個內部寄存器來選擇電路的正常工作模式還是安全性測試模式，且該寄存器地址應為用戶不可見； d)、完成綜合，掃描鏈插入，布局布線，時序分析等電路后端設計工作，保證電路在正常工作模式和安全性測試模式下的時序收斂；
e)、將功能測試的向量用于安全性測試模式，保證電路在安全性測試模式下，功能測試向量也能通過。
[0006]進一步地，步驟b)確定安全性測試模式的時鐘頻率有以下幾方面的規則: bl)、根據電路想要減少的動態功耗值確定安全性測試時鐘頻率；
b2)、根據想要提高靜態功耗在整體功耗中占的比例確定安全性測試時鐘頻率；b3)、根據能夠獲得時鐘沿質量滿足要求的最小時鐘頻率確定；b4)、最小時鐘頻率不能低于由電路的制造工藝及邏輯路徑等信息決定的電路最小正常工作頻率。
[0007]進一步地，根據上述中任一項電路安全可測性設計方法的對硬件木馬的檢測方法，其特征在于，包括下述步驟:
f)、在正常工作模式和安全性測試模式下，分別采用電路工作頻率以及比工作頻率低的安全性測試時鐘頻率，對電路輸入相同的測試向量，記錄兩種模式下在某段時間區間內的瞬態電流曲線，并計算獲得兩種模式下在某段時間區間內的瞬態功耗曲線，并以此作為兩種模式的基準曲線；
g)、將制作完畢的待測芯片，也按照上述步驟(f)方法，在正常工作模式和安全性測試模式下，輸入相同測試向量，獲得相同時間區間內得到的兩種模式下的瞬態電流曲線，并計算獲得兩種模式下在相同時間區間內的瞬態功耗曲線，與基準曲線比較，若實測曲線與基準曲線偏差大于閾值，則認為待測芯片內含有硬件木馬。
[0008]本發明的技術效果在于:
即使電路內部被植入的硬件木馬長時間處于休眠狀態或者極難觸發的情況下，仍然能夠通過本發明進行有效的檢測。
【附圖說明】
[0009]圖1為本發明在一實施例中的流程示意圖。
[0010]圖2為功能測試模式下的有木馬和無木馬電路在相同測試激勵，相同時間區間內的瞬態功耗曲線示意圖。
[0011]圖3為安全性測試模式下的有木馬和無木馬電路在相同測試激勵，相同時間區間內的瞬態功耗曲線示意圖。
【具體實施方式】
[0012]下面結合具體附圖和實施例對本發明作進一步說明。
[0013]可測性設計(DFT，Design for Testability)是在集成電路設計中非常重要的一環，主要用于檢測芯片在制造過程中是否存在制造缺陷，從而影響到電路的功能，以及成品率。且人們已經研發了多種DFT技術來更有效的檢測芯片制造中的缺陷。但是，對于集成電路內是否存在硬件木馬的安全性檢測，目前尚沒有一個如DFT這樣的通用，標準流程。且當前的針對硬件木馬檢測的技術如邏輯測試和旁路分析檢測等，都依賴于這樣一個前提條件，即電路內的硬件木馬觸發或者處于工作狀態。但有一類硬件木馬即不影響功能，也不影響電路性能，平時處于睡眠狀態，只有在特殊軟件指令的操作下才會激活，針對這一類型的硬件木馬，目前尚沒有較好的辦法來進行檢測。
[0014]本發明針對上述情況，提出一種類似DFT的安全可測性設計(DFST，Design forSecurity Testability)方法，以及采用安全可測性設計的電路如何進行不活躍型硬件木馬的檢測方法。
[0015]下面結合附圖和實施例對本發明作進一步的說明
基于旁路分析的硬件木馬檢測技術是目前研宄最多的硬件木馬檢測技術，其主要原理是集成電路經過惡意篡改，被植入硬件木馬后，電路的結構發生了改變，電路邏輯規模要么增加或者減少，因此電路的電流，路徑延時以及最大工作頻率等旁路參數也會發生相應的變化。通過電流變化來檢測電路內部是否存在硬件木馬的技術，都有一個假設前提，即需要木馬電路能盡可能多的工作，才能檢測出電流的變化來。在電流的構成當中，動態電流占絕大部分比例，但對于一些長時間不工作，處于睡眠狀態的電路來說，很難檢測動態電流的變化來，即使硬件木馬電路的規模相