專利名稱：靈活的內部地址計數方法和設備的制作方法
技術領域：
本發明針對一種用于增加地址計數器的靈活性的方法和設備，該地址計數器被用于生成用來訪問存儲單元的陣列的地址。
背景技術：
隨機存取存儲器芯片，特別是動態隨機存取存儲器芯片(DRAM)，包括高密度存儲單元。在測試這樣的存儲設備中，對個體單元進行測試來定位有缺陷的元件并修復它們。為了定址這些單元，測試器必須生成與其相關聯的行和列地址。
在許多自動化的測試過程中，使用內部地址計數器替代測試器計數器來生成行和列的測試地址。在這種設置中，集成在DRAM芯片中的邏輯單元根據預定的模式而在內部生成這些地址。
從測試時間和成本的觀點來看，這種方案是非常有利的，但是它常常限制測試器定址DRAM單元的靈活性。根據正常的測試規程，在規程的開始重置內部計數器。如果有命令，則遞增計數器以便訪問下一行或列。如果較低有效位溢出且命令信號為高，就遞增計數器的每個地址。由于在測試器和內部地址計數器之間的有限的通信，測試工程師必須執行一迂回工作法來跳到某個陣列位置并執行特定測試特征。這些迂回工作法之一是使用啞命令來遞增計數器，且一旦到達該地址，便接著執行實際的命令。具有啞命令性質的這些迂回工作法可能花費了測試時間并增加了測試規程的復雜性。
發明內容
根據本發明，提供了一種控制內部地址計數器的方法，其在執行對存儲單元陣列的測試中增加了靈活性，該方法包括使計數器的正常溢出條件被修改，從而根據對陣列執行的測試的要求，使由計數器提供的計數能夠更改。
參考伴隨的附圖，將更好地理解本發明，其中附圖1是現有技術內部地址計數器的圖示。
附圖2是根據本發明的內部地址計數器的實施例的圖示。
具體實施例方式
參考附圖1，示出了現有技術的內部地址計數器。通過在包括附圖1中所示的輸出線路7和9的輸出線路上輸出適當的二進制位，計數器從ADD<0>到ADD<i>計數。輸出線路7是ADD<0>的輸出線路，而輸出線路9是ADD<i>的輸出線路。在輸出線路7和9之間有多個輸出線路(未示出)以覆蓋在ADD<0>到ADD<i>之間的所有輸出。在ADD<0>到ADD<i>之間同樣有多個計數器級(未示出)，其與ADD<i>的計數器級類似，此后會在下面進一步解釋。示出的計數器用來訪問存儲單元陣列的行或者列，所以同樣將利用另一個類似的計數器來提供對行和列的完全訪問。
在重置所有的鎖存器(6、10等)之后，計數器從ADD<0>到ADD<i>計數，接著再次在ADD<0>開始，且以正常的反復的方式計數下去。每一個在前計數的出現是下一個計數發生的觸發。參考附圖1，看到‘與’門2具有輸入ADD<0>和ADD<i-1>，還有一個命令輸入。當所有的輸入ADD<0>到ADD<i-1>都為高且出現命令輸入時，便是通過遞增鎖存器6而移動到ADD<i>的時間，使得對應ADD<i>的線路9轉向高。這被稱為正常的溢出條件。
注意到與門2的輸出被饋送到異或門4的一個輸入，并且在線路9上的鎖存器6的輸出被反饋回另一個輸入。在該電路的操作中，如果與門2的輸出轉向高且線路9為低，那么異或門的輸出轉向高，且當輸入到鎖存器6的CLK上的下一個時鐘脈沖的上升沿出現時，使鎖存器6遞增。另一方面，如果線路9為高且與門的輸出轉向高，那么異或門4的輸出再次為低，且當下一個時鐘脈沖發生時，遞增鎖存器以使線路9轉向低。
盡管沒有在附圖1中示出，但計數器實際上包括i-1個和與門2類似的與門。例如，將在附圖1的與門2緊接的下方出現的與門將具有輸入ADD<0>到ADD<i-2>，以及命令輸入，對于其它與門以此類推。
注意到對應ADD<0>的級不具有與門，因為在ADD<0>之下沒有位要包括在‘與’功能內。這個級包括異或門8和鎖存器10，它們如上所述地操作。然而，在這種情況下，直接提供命令信號到異或門8的一個輸入。
如上所述，在附圖1中示出的現有技術內部計數器的一個缺點是為了測試該陣列的目的，正常地它已經以預定方式編程。如果測試器希望脫離該設置程序，則必須提供啞命令到計數器，來移動它到希望測試的存儲單元。由于啞命令可能是消耗時間的，因此可希望提供一種更加靈活的內部計數器，其可以由測試器直接編程來避免對啞命令的需要。
在附圖2中描述了本發明的實施例。在附圖2的配置中，使得計數器的正常溢出條件被修改，由此使得能夠根據正執行的測試的要求而更改計數。在附圖2中，僅僅示出了計數器的三級，ADD<i>、ADD<i-1>和ADD<0>，因為這些是代表性的。在實際的計數器中，可以有任意希望的位數。通過非限制性的例子，可以使用14位的計數器。
附圖2的實施例包括沒有在附圖1中出現的組件。因此，參考ADD<i>級，其代表對應比ADD<0>更有效的位的所有級，可以看到，給出了或門16和與門18。命令被輸入到與門18，而測試模式位TM_ADD1<i>是到或門16的其中一個輸入。另一個測試模式位TM_ADD2<i>通過反相器14被輸入到與門12。參考ADD<0>級，給出了或門38和與門40，并且到或門38的一個輸入是TM_En信號，其通過反相器36被饋送，另一個輸入是測試模式位TM_ADD1<0>。包括異或門20和鎖存器22(ADD<i>級)的輸出電路與結合附圖1中所描述的相同。可以理解的是，例如通過非限制性的例子，同樣還可以使用其它合適的輸出電路。
在附圖2所示的計數器中，使用一個測試模式來通過設置測試模式位TM_ADD1<i0>和TM_ADD2<i0>而使計數器更加靈活。有可能獲得對測試模式的多個功能。例如，開始地址可以被裝載到計數器中。做為示例，可以使計數器以模2i計數。做為再另一個示例，計數可以被限制到存儲單元陣列的一個區域。很清楚的是，諸如此類的功能增加了導航通過陣列的靈活性。
將要描述的第一個功能是裝載一個偏移地址到計數器中。如果計數器被重置并且命令被發出，那么計數器會從0向上增加。如果開始地址不是第一個地址，那么有一個可以用常規計數器通過啞命令達到的偏移。如上所述，具有附圖2的計數器，則不需要啞命令。一旦計數器地址被重置，則將使用測試模式來設置TM_ADD1<i0>輸入為開始地址值和設置TM_EN為有效的。下一個命令序列將設置輸出地址為TM_ADD1值。當TM_EN被重置時，計數器被返回到正常的計數序列。
在如上所述的測試模式中，計數器的正常溢出條件由通過其插入偏移地址的或門功能來取代(override)。然而，如果沒有使用測試模式，則TM_En不是有效的且測試模式地址被重置，因此附圖1和附圖2的圖示在邏輯上是等同的。
接下來描述計數器怎樣才能夠以模2i計數。例如，如果i＝2，則計數器將僅僅定址每第四個存儲單元。無論何時使用測試模式，TM_En輸入都被置位。注意到在這樣的輸入和或門38之間有反相器36。由于該反相器，當TM_EN和TM_ADD1<0>被置位(是有效的)時，對應的到或門38的輸入為零。因此，如果TM1<0>沒有被置位，這是在模2i計數中的情況，則計數器將不從零開始計數。
如果其它的TM1位之一被置位(例如TM_ADD<i>，則比ADD<i>更低有效的所有位將保持凍結，ADD<i>將在每個命令處計數(OV<i>＝1)，并且比ADD<i>更有效的位將根據正常的溢出條件計數。因此，計數器將以模2i計數。這樣的計數可以被切斷，且正常的計數序列將通過TM_En的重置而進行下去。到模2i的另一個入口將保持ADD<i-10>凍結，并遞增ADD<n＝i>。
現在將描述存儲單元陣列區域可如何用被限制到那個區域的計數來定址。這通過使用測試模式位TM_ADD2來凍結高位而實現。參考附圖2，可以看出與門12具有輸入OV<i-1>、ADD<i-1>和TM_ADD2<i>。OV<i-1>表示“溢出”i-1，換句話說，表示ADD<0>到ADD<i-2>都為高。因此OV<i-1>和ADD<i-1>的組合是正常溢出條件，其將使i遞增(OV<i>)。然而，將注意到TM_ADD2<i>通過反相器14被施加到與門12。因此，如果TM_ADD2<i>位被置位，則對應的到與門的輸入將是低的，且與門的輸出將是低的。另外，TM_ADD1<i>被假定為低。因此，ADD<i>將不被遞增，且比ADD<i>更有效的位將由于溢出條件而被凍結。結果是對存儲器的訪問將被限制到在ADD<i>之下的位。
以下是利用上述的計數器的功能的例子。8K字線的存儲器陣列被定址，其中要做的測試是對第三個四分之一陣列(WL(字線)WL4K到6K-1)。計數器必須從4K開始計數每第四個地址。
首先，通過重置鎖存器22、34、44等來重置所有的地址。接著，通過使用測試模式來設置各級的TM_ADD1輸入到地址4K，并設置TM_EN為有效的(TM_EN＝1)(TM_ADD1<12>＝1)，而實現4K偏移。下一個命令將設置ADD到開始地址4K，且測試模式將接著重置TM_En以及TM_ADD1總線。
接著使用測試模式來輸入TM_EN＝1、TM_ADD1<2>＝1和TM_ADD2<11>＝1。上面的兩位將由于TM_ADD2<11>＝1而被凍結，所以將僅僅從4K計數到6K-1。另外，由于TM_ADD1<2>＝1，所以將以模4計數。為了返回正常模式，僅僅需要重置TM_En、TM_ADD1和TM_ADD2位。
已經公開了一種靈活的內部計數方法和裝置。盡管結合優選實施例描述了本發明，但對于本領域的技術人員而言，可以出現落在本發明的精神之內的變化。例如，用適當的相關的反相，則可能使用與非、或非和異或非門來替代所描述的與、或和異或門。可以理解的是，這里所使用的術語“與型門”、“或型門”和“異或型門”旨在覆蓋所有這樣的門，而無論在前是否有“非”。
因此對于本領域的技術人員而言，很明顯可以進行各種改變和修改而不脫離本發明的精神和范圍。因此，本發明旨在覆蓋在附加權利要求范圍內的這樣的修改和變化以及它們的等價物。
權利要求
1.一種控制內部地址計數器以提供在執行對陣列的測試中增加的靈活性的方法，該內部地址計數器提供在訪問一存儲單元陣列中使用的計數，該方法包括使該計數器的正常溢出條件被修改，從而使得能夠根據對陣列正執行的測試的要求，而更改計數器提供的計數。
2.如權利要求1的方法，其中該計數器的所述正常溢出條件通過取代所述正常溢出條件而被修改。
3.如權利要求2的方法，其中當所述正常溢出條件被取代時，一測試模式被用于提供偏移地址到計數器。
4.如權利要求1的方法，其中計數器的所述正常溢出條件通過凍結計數器的、比所選擇的位更低有效的這樣的位而被修改。
5.如權利要求4的方法，其中比所選擇的位更低有效的這樣的位通過禁止最低有效位和在所述選擇位的位的位置處插入一測試模式位而被凍結，所述選擇位在正被執行的測試的持續時間上被固定。
6.如權利要求1的方法，其中計數器的所述正常溢出條件通過凍結該計數器的、比所選擇的位更有效的這樣的位而被修改。
7.如權利要求6的方法，其中比所選擇的位更有效的這樣的位通過在所述選擇位的位置處插入一測試模式位、而不禁止所述最低有效位來被凍結，所述選擇位在正被執行的測試的持續時間上被固定。
8.一種可用于測試模式中的內部地址計數器，該內部地址計數器提供用于訪問一存儲單元陣列的計數，包括多個對應于該計數器的各自位的計數器級，其中在對應最低有效位的級之上的每個級包括a)或型門，具有一輸出，以及具有接收指示對應于該級的位的溢出條件的信號的第一輸入和接收一測試模式位的第二輸入，b)第一與型門，具有一輸出，以及具有接收或型門的輸出的第一輸入和接收一命令信號的第二輸入；以及c)連接到與型門的輸出的輸出電路，其能夠改變狀態。
9.如權利要求8的地址計數器，其中通過一第二與型門產生指示溢出條件的信號。
10.如權利要求9的地址計數器，其中第二與型門具有接收一測試模式位的輸入。
11.如權利要求8的地址計數器，其中對應最低有效位的計數器級包括或型門，其具有一輸出，以及具有用于接收一測試模式使能信號的第一輸入和接收一測試模式位的第二輸入。
12.如權利要求11的地址計數器，其中對應最低有效位的計數器級進一步包括與型門，其具有一輸出以及第一和第二輸入，并且同樣包括能夠改變狀態的輸出電路，其中在這樣的級中的或型門的輸出被連接到與型門的第一輸入，以及與型門的第二輸入用于接收一命令信號，并且其中該輸出電路被連接到與型門的輸出。
13.如權利要求8的地址計數器，其中輸出電路包括鎖存器和異或型門，其中鎖存器的輸出被反饋回異或型門的一個輸入，該與型門的輸出被饋送到該異或型門的另一個輸入，以及該異或型門的輸出被饋送到該鎖存器的輸入。
14.如權利要求12的地址計數器，其中輸出電路包括鎖存器和異或型門，其中鎖存器的輸出被反饋回異或型門的一個輸入，該與型門的輸出被饋送到該異或型門的另一個輸入，以及該異或型門的輸出被饋送到鎖存器的輸入。
15.一種控制內部地址計數器以提供在執行對陣列的測試中增加的靈活性的設備，該內部地址計數器提供在訪問一存儲單元陣列中使用的計數，該設備包括使該計數器的正常溢出條件不工作的裝置；以及根據正執行的測試的要求，修改由計數器提供的計數的裝置。
16.如權利要求15的設備，其中所述使計數器的正常溢出條件不工作的裝置包括用于對所述正常溢出條件進行取代的裝置。
17.如權利要求16的設備，其中所述用于修改由計數器提供的計數的裝置包括用于提供偏移地址給計數器的裝置。
18.如權利要求15的設備，其中所述使計數器的正常溢出條件不工作的裝置和所述用于修改計數的裝置的組合包括凍結計數器的、比所選擇的位更低有效的這樣的位的裝置。
19.如權利要求18的設備，其中所述凍結計數器的、比所選擇的位更低有效的這樣的位的裝置包括用于禁止最低有效位和在所述選擇位的位的位置處插入一測試模式位的測試模式裝置，該選擇位在正被執行的測試的持續時間上被固定。
20.如權利要求15的設備，其中所述使計數器的正常溢出條件不工作的裝置和所述用于修改計數的裝置的組合包括凍結計數器的、比所選擇的位更有效的這樣的位的裝置。
21.如權利要求20的設備，其中所述凍結計數器的、比所選擇的位更有效的這樣的位的裝置包括在測試的持續時間上，在所述選擇位的位置處插入一測試模式位而不禁止最低有效位的測試模式裝置。
22.如權利要求17的設備，其中所述使計數器的正常溢出條件不工作的裝置和所述修改計數的裝置的組合包括凍結計數器的、比所選擇的位更有效的這樣的位的裝置，其中所述凍結計數器的、比選擇的位更有效的這樣的位的裝置包括在測試的持續時間上，在所述選擇位的位置處插入一測試模式位、而不禁止最低有效位的測試模式裝置，由此允許訪問存儲單元陣列的限制區域。
全文摘要
一種控制內部地址計數器來提供在執行對陣列的測試中增加的靈活性的方法，該內部地址計數器提供了用于訪問存儲單元陣列的計數，包括使計數器的正常溢出條件被修改，從而根據對陣列執行的測試的要求，而使得能夠更改由計數器提供的計數。
文檔編號G11C29/20GK1811992SQ20051013734
公開日2006年8月2日 申請日期2005年11月18日 優先權日2004年11月19日
發明者K·費里－羅姆德哈恩, W·霍肯邁爾, K·哈姆勒 申請人:因芬尼昂技術股份公司