快閃存儲器編程及讀取的方法
【專利摘要】一種快閃存儲器編程及讀取的方法，在編程時存儲快閃存儲器中存儲器區塊的最后編程邏輯頁數。讀取時由存儲的最后編程邏輯頁數，配合預設存儲器區塊的邏輯頁分配表的邏輯頁順序及分配，判斷存儲器區塊中存儲器單元的編程次數。依據判斷的編程次數，選擇預設的臨界電壓，執行讀取程序，以提高讀取效率。
【專利說明】快閃存儲器編程及讀取的方法
【技術領域】
[0001]本發明涉及一種快閃存儲器，尤其涉及快閃存儲器存儲最后編程邏輯頁數，作為判斷編程次數，以執行讀取的方法。
【背景技術】
[0002]由于非易失性的快閃存儲器(Flash Memory)，不需要電力維持數據的存儲，不僅具有較快的清除(Erase)、編程(PiOgram)及讀取(read)的速度，體積小且存儲密度高，已成為主要數據的存儲裝置。
[0003]快閃存儲器一般依據一存儲器單元(Cell)可存儲的位數據(Bit)，分為單層單兀(Single Level Cell,簡稱 SLC)、多層單兀(Multi Level Cell,簡稱 MLC)、三層單兀(Triple Level Cell，簡稱TLC)及四層單元(Quad Level Cell，簡稱QLC)等快閃存儲器。其中單層單元(SLC)可存儲一位數據，多層單元(MLC)可存儲二位數據，三層單元(TLC)可存儲三位數據，而四層單元(QLC)可存儲四位數據。
[0004]如圖1所示，為現有技術MLC快閃存儲器編程的電壓分布。以MLC快閃存儲器為例，MLC快閃存儲器分割成多個存儲器區塊(Block)，用以存儲數據。每一存儲器區塊包含多列的多層單元10構成256個邏輯頁，每個邏輯頁具有相對應的邏輯地址，以利數據存取控制。其中每一多層單元10包含一下層邏輯頁(Lower page) L及一上層邏輯頁(Higherpage)H，每一邏輯頁包含數個存儲器電路單位11，利用存儲器電路單位11負載不同的電壓，區分出所代表的不同數字信號。多層單元10后另設一單層單元F，包含二個標志電路單位20，利用標志電路單位20負載不同的電壓，可區分出代表的一次編程或二次編程，以作為標示多層單元10編程次數的標志(Flag)。
[0005]MLC快閃存儲器編程時，對多層單元10的存儲器電路單位11采用逐次增加電壓的方式，以避免過大的電壓破壞存儲器。未編程前，多層單元10的存儲器電路單位11的電壓維持在清除電壓，而單層單元F的標志電路單位20則維持在代表一次編程標志電壓21。一次編程時，對多層單元10的下層邏輯頁L增加預設的電壓，將存儲器電路單位11形成不同負載的清除電壓12與一次編程電壓13，而標志電路單位20則仍在代表一次編程標志電壓21。讀取時，先利用預設的標志臨界電壓Vf，判斷標志電路單位20在一次編程標志電壓21的標志，多層單元10僅為一次編程，再利用預設的一次編程臨界電壓Vl分辨下層邏輯頁L的存儲器電路單位11的電壓，即可區分出代表數字信號的[I]或[0]，而讀取存儲的數據。
[0006]MLC快閃存儲器二次編程時，對多層單元10的上層邏輯頁H增加預設的電壓，將上層邏輯頁H的存儲器電路單位11形成四種不同負載的二次編程電壓14、15、16及17，并將標志電路單位20改變至代表二次編程標志電壓22。讀取時，先利用預設的標志臨界電壓Vf，判斷標志電路單位20在二次編程標志電壓22的標志，多層單元10已經二次編程，可利用預設的二次編程臨界電壓V2、V3及V4分辨上層邏輯頁H的存儲器電路單位11的電壓，即可區分出代表數字信號的[11]或[10]或[01]或[00]，而讀取存儲的數據。
[0007]但是MLC快閃存儲器編程次數的標志電壓，常受編程增加電壓的影響，無法正確判讀編程次數，以致選取錯誤的臨界電壓，導致讀取失敗。因此，另有現有技術美國專利US8107291，揭露在讀取快閃存儲器的存儲器區塊時，利用預先存儲的無用數據(DummyData)，先將所有的存儲器單元完成二次編程，就可不用判斷編程標志電壓，直接利用預設的二次編程臨界電壓讀取存儲器區塊，而可刪除編程次數標志的功能及單層單元F的構成，達到增加存儲容量的目的。
[0008]然而，前述專利案讀取快閃存儲器時，需耗費時間將所有的存儲器單元完成二次編程，再讀取及處理無用數據，不僅降低讀取快閃存儲器的效率，且需空出快閃存儲器的記憶空間，存儲大量的無用數據，而影響存儲容量。因此，快閃存儲器在編程及讀取方法上，仍有問題亟待解決。
【發明內容】
[0009]本發明的目的在提供一種快閃存儲器編程及讀取的方法，通過存儲存儲器區塊最后編程邏輯頁數，配合預設的邏輯頁分配表，以正確判斷編程次數。
[0010]本發明另一目的在提供一種快閃存儲器編程及讀取的方法，利用判斷編程次數，直接選擇正確臨界電壓，讀取編程的存儲器單元，以提高讀取效率。
[0011]本發明再一目的在提供一種快閃存儲器編程及讀取的方法，可刪除編程次數標志的功能及單層單元的構成，以簡化編程及讀取程序。
[0012]本發明又一目的在提供一種快閃存儲器編程及讀取的方法，僅存儲每一存儲器區塊最后編程邏輯頁較少的數據，而可選擇存儲至控制器或存儲器區塊，以增加設計彈性。
[0013]為了達到前述發明的目的，本發明快閃存儲器編程及讀取的方法，在編程快閃存儲器時，存儲快閃存儲器中 存儲器區塊的最后編程邏輯頁數。接收一讀取指令讀取存儲器區塊存儲的數據時，由存儲的最后編程邏輯頁數，配合預設邏輯頁分配表的邏輯頁順序及分配，判斷存儲器區塊中存儲器單元的編程次數。依據判斷的編程次數，選擇預設的臨界電壓，執行讀取存儲器單元的程序。
[0014]本發明編程快閃存儲器時，接收一編程指令存儲數據在存儲器區塊，依據預設邏輯頁分配表特定的邏輯頁順序及分配，進行編程存儲器區塊的存儲器單元，而無編程次數標志的單層單元的編程程序。將編程存儲器區塊的最后編程邏輯頁數，存儲至快閃存儲器的控制器或特定存儲器區塊。
【專利附圖】
【附圖說明】
[0015]圖1為現有技術MLC快閃存儲器編程的電壓分布圖。
[0016]圖2為本發明快閃存儲器的結構圖。
[0017]圖3為本發明的邏輯頁分配表。
[0018]圖4為本發明快閃存儲器編程方法的流程圖。
[0019]圖5為本發明快閃存儲器編程及讀取方法的流程圖。
[0020]【主要元件符號說明】
[0021]30快閃存儲器
[0022]31存儲器單位
[0023]32控制器[0024]33存儲器區塊
[0025]34存儲部
[0026]35邏輯頁分配表
[0027]36多層單元
【具體實施方式】
[0028]有關本發明為達成上述目的，所采用的技術手段及其功效，現在舉優選實施例，并配合附圖加以說明如下。
[0029]請同時參閱圖2及圖3，圖2為本發明快閃存儲器的結構，圖3為本發明的邏輯頁分配表。圖2中本發明快閃存儲器30主要包含存儲器單位31及控制器32。其中存儲器單位31包含多列的存儲器單元，分割成多個存儲器區塊33，每一存儲器區塊33包含256個邏輯頁，每個邏輯頁具有相對應的邏輯地址，用以存儲數據。控制器32內含一存儲部34，存儲部34存儲快閃存儲器30的控制參數，配合控制器32控制存取存儲器單位31存儲的數據。
[0030]存儲數據需編程快閃存儲器30時，為了避免編程電壓影響位置相鄰的邏輯頁電壓，快閃存儲器30在存儲部34存儲一預設的邏輯頁分配表35。邏輯頁分配表35記載一存儲器區塊33中256個邏輯頁交叉相隔分設的存儲器單元。以MLC快閃存儲器為例，但本發明不限于MLC快閃存儲器。圖3所示MLC快閃存儲器的存儲器區塊33的邏輯頁分配表35，所含的每一多層單元36，包含下層邏輯頁及上層邏輯頁，其后未設編程次數標志的單層單元。存儲器區塊33的第000至127個多層單元36構成的256個邏輯頁，依序編號為第O邏輯頁至第255邏輯頁。其中第O邏輯頁至第3邏輯頁依序設置在第000至003個多層單元36的下層邏輯頁，而第4與5邏輯頁依序相隔設置在第000至001個多層單元36的上層邏輯頁，再將第6與7邏輯頁依序交叉設置在第004至005個多層單元36的下層邏輯頁，接著將第8與9邏輯頁依序相隔設置在第002至003個多層單元36的上層邏輯頁。重復以兩個邏輯頁為單位，設置于交叉相隔且不同的多層單元36的下層邏輯頁與上層邏輯頁，直到第254與255邏輯頁設置在第126至127個多層單元36的上層邏輯頁為止，形成邏輯頁分配表35。
[0031]因此，編程快閃存儲器30的存儲器區塊33時，雖然依據編號第O邏輯頁至第255邏輯頁順序增加電壓，但兩個兩個邏輯頁交叉相隔設置的架構，使編程增加的電壓，不致過度集中在快閃存儲器30的一部分，而可避免編程電壓影響位置相鄰的邏輯頁電壓，降低讀取錯誤。由于不同種類的快閃存儲器30具有不同層數及積體形式，雖然交叉相隔設置的架構不同，但都有其特定邏輯頁的順序及分配，形成預設的邏輯頁分配表35，存儲供控制快閃存儲器30存取數據。
[0032]本發明快閃存儲器編程及讀取的方法，在依據預設的邏輯頁分配表35編程快閃存儲器30時，將每一存儲器區塊33的最后編程邏輯頁數，例如最后編程邏輯頁數為第22邏輯頁，存儲至存儲部34或預定的存儲器區塊33。讀取快閃存儲器30時，再由存儲部34取得最后編程邏輯頁數為第22邏輯頁，配合邏輯頁分配表35紀錄的邏輯頁設置位置，如圖3黑框37所示，可發現第000至009個多層單元36，已經二次編程，而如圖3虛線框38所示，第010至012個多層單元36，僅經一次編程，其余多層單元36則尚未編程。不需要編程次數標志的功能，就可僅根據存儲的最后編程邏輯頁數及邏輯頁分配表35，正確判斷編程次數。
[0033]因此，讀取存儲器區塊33，就可以針對判斷二次編程的第000至009個多層單元36，直接選擇二次編程預設的臨界電壓，讀取第O至17及第20至21邏輯頁存儲的數據，對判斷一次編程的第010至012個多層單元36，直接選擇一次編程預設的臨界電壓，讀取第18、19及22邏輯頁存儲的數據，而對判斷尚未編程的其余多層單元36，不需執行讀取程序，因而可節省編程、讀取及處理無用數據的時間，提高讀取效率。
[0034]如圖4所示，為本發明快閃存儲器編程的方法的流程。本發明快閃存儲器編程方法的詳細步驟說明如下:首先步驟Si，快閃存儲器接收一編程指令，在一存儲器區塊存儲數據；在步驟S2，依據預設邏輯頁分配表的邏輯頁順序及分配，進行編程存儲器區塊的存儲器單元，而無編程次數標志的單層單元的編程程序；再進入步驟S3，存儲存儲器區塊的最后編程邏輯頁數；然后至步驟S5，結束編程。
[0035]如圖5所示，為本發明快閃存儲器編程及讀取的方法的流程。本發明快閃存儲器編程及讀取方法的詳細步驟說明如下:首先步驟Tl，編程快閃存儲器，存儲快閃存儲器中存儲器區塊的最后編程邏輯頁數；在步驟T2，接收一讀取指令，讀取存儲器區塊存儲的數據；接著在步驟T3，由存儲的最后編程邏輯頁數，配合預設邏輯頁分配表的邏輯頁順序及分配，判斷存儲器區塊中存儲器單元的編程次數；然后在步驟T4，依據判斷的編程次數，選擇預設的臨界電壓；最后在步驟T5，執行讀取存儲器單元的程序。
[0036]因此，本發明快閃存儲器編程及讀取的方法，就可通過在編程時存儲存儲器區塊的最后編程邏輯頁數，配合預設的邏輯頁分配表，不需現有技術編程次數標志的功能，達到正確判斷編程次數的功效。本發明進一步可利用判斷編程次數，直接選擇正確預設臨界電壓，快速讀取存儲器區塊，達到提高讀取效率的功效。再者，本發明不僅可刪除現有技術編程次數標志的功能及單層單元的構成，且不需編程、讀取及處理現有技術無用的數據，也可達到簡化編程及讀取程序的功效。此外，本發明僅存儲每一存儲器區塊的最后編程邏輯頁，存儲的數據較少，而可選擇存儲至控制器或預定的存儲器區塊，達到增加設計彈性的功效。
[0037]以上所述者，僅為用以方便說明本發明的優選實施例，本發明的范圍不限于該等優選實施例，凡依本發明所做的任何變更，在不脫離本發明的精神下，皆屬本發明申請專利的范圍。
【權利要求】
1.一種快閃存儲器編程及讀取的方法，其步驟包含: 編程快閃存儲器，存儲該快閃存儲器中存儲器區塊的最后編程邏輯頁數； 接收一讀取指令，讀取該存儲器區塊存儲的數據； 由存儲的最后編程邏輯頁數，配合預設邏輯頁分配表的邏輯頁順序及分配，判斷該存儲器區塊中存儲器單元的編程次數；以及 依據判斷的編程次數，選擇預設的臨界電壓，執行讀取該存儲器單元的程序。
2.如權利要求1所述的快閃存儲器編程及讀取的方法，其中該最后編程邏輯頁數存儲至該快閃存儲器的控制器。
3.如權利要求1所述的快閃存儲器編程及讀取的方法，其中該最后編程邏輯頁數存儲至該快閃存儲器的特定存儲器區塊。
4.如權利要求1所述的快閃存儲器編程及讀取的方法，其中該編程快閃存儲器時，首先接收一編程指令在該存儲器區塊存儲數據，再依據預設邏輯頁分配表的邏輯頁順序及分配，進行編程該存儲器區塊的存儲器單元。
5.如權利要求2所述的快閃存儲器編程及讀取的方法，其中該編程快閃存儲器時，無編程次數標志的單層單元的編程程序。
6.如權利要求1所述的快閃存儲器編程及讀取的方法，其中該邏輯頁分配表具有特定邏輯頁的順序及分配。
【文檔編號】G11C16/06GK103700401SQ201210367723
【公開日】2014年4月2日 申請日期:2012年9月28日 優先權日:2012年9月28日
【發明者】游英凱, 謝景星, 蕭亦隆 申請人:廣明光電股份有限公司