電阻器元件及其制造方法

專利名稱：電阻器元件及其制造方法
技術領域：
本發明涉及一種半導體器件中的電阻器元件及其制造方法。尤其是，本發明涉及一種具有硅化物的電阻器元件及其制造方法。
背景技術：
隨著MOS晶體管的最小化，柵電極或源和漏電極的電阻對于器件處理速度的影響變得顯著。為了減小這些電極的電阻率，常規地已知利用硅化物的技術(例如，參見日本特開專利申請(JP-P 2001-223177A)和日本特開專利申請(JP-A-Heisei 7-201775))。應用硅化技術的柵電極具有包括多晶硅層和硅化物層的多晶硅金屬硅化物(polycide)結構。通過在多晶硅膜和淀積在其上的金屬膜之間的硅化工藝而形成硅化物層。這里，由于硅化過程進行得很快，所以通常難以形成均勻厚度的硅化物層。
關于MOS晶體管的多晶硅金屬硅化物柵電極，在日本特開專利申請(JP-P 2001-223177A)中描述了用于使多晶硅層和硅化物層的分界面均勻的技術。在該文獻中描述的多晶硅金屬硅化物柵電極包括多晶硅層、擴散阻擋層和硅化物層。多晶硅層形成在半導體基板的預定部分中。擴散阻擋層形成在多晶硅層的上表面上且是導電的，并防止了金屬原子的擴散。硅化物層包括金屬原子，并且形成在擴散阻擋層的上表面上。由于擴散阻擋層防止金屬原子的擴散，因此希望將均勻地形成多晶硅層和硅化物層的分界面。
作為相關技術，在日本特開專利申請(JP-P 2002-110966A)和日本特開專利申請(JP-P 2002-110967A)中，描述了MOS晶體管的柵電極，其具有第一導電層和第二導電層的層疊結構。
根據日本特開專利申請(JP-P 2002-110966A)，MOS晶體管通過包括如下步驟的以下連續工藝制造(1)在半導體層上形成柵絕緣層和硅樹脂層；(2)在硅樹脂層的側面形成側壁絕緣層；(3)在半導體層中形成源/漏極；(4)形成平坦化的層間絕緣層；(5)去除用于防止柵絕緣層露出的硅樹脂層，以及形成凹陷部分；(6)用金屬層部分地填充該凹陷部分；(7)在填充金屬層之后在凹陷部分上覆蓋保護絕緣層；和(8)蝕刻層間絕緣層以形成通孔。由于利用側壁絕緣層和保護絕緣層來保護柵電極，所以防止了在工藝(8)中形成通孔時暴露柵電極。
根據日本特開專利申請(JP-P 2002-110967A)，MOS晶體管通過包括如下步驟的以下連續工藝制造(1)在柵絕緣層上形成第一多晶硅層；(2)在第一多晶硅層上形成氮化硅層；(3)在氮化硅層上形成第二多晶硅層；(4)形成側壁間隔物；(5)形成覆蓋第二多晶硅層的層間絕緣層；(6)平坦化層間絕緣層直至暴露出第二多晶硅層的上表面；(7)去除第二多晶硅層；(8)去除氮化硅層并形成凹陷部分；和(9)用金屬層填充凹陷部分并形成包括至少第一多晶硅層和金屬層的柵電極。
將對應于數字格式的圖像數據的模擬灰度電壓施加到液晶顯示器的像素上。因此，在液晶顯示驅動器中安裝了灰度電壓確定電路，該灰度電壓確定電路用于確定對應于圖像數據的灰度電壓。
圖1示出了安裝在液晶顯示驅動器中的常用灰度電壓確定電路的結構。灰度電壓確定電路例如可以輸出對應6位數字的圖像信號D0-D5、64個灰度序列的輸出電壓(灰度電壓)V0-V63。更具體地，灰度電壓確定電路包括灰度電壓產生電路200和D/A轉換電路210。灰度電壓產生電路200包括含有串聯連接的電阻器R1-R63的電阻器陣列。該電阻器陣列對從電源電路輸入的基準電壓Vref0-Vref9進行適當地劃分；由此產生了64級的灰度電壓V0-V63。D/A轉換電路210從對應于數字圖像信號D0-D5的這些灰度電壓V0-V63中選擇一個灰度電壓。一個所選的灰度電壓從輸出端子OUT輸出，并且施加到像素上。
液晶顯示器的需求日益擴大，并且近年來希望獲得能夠高清晰顯示的液晶顯示器。為了實現高清晰顯示，灰度電壓產生電路200產生具有足夠精度的灰度電壓V0-V63是必不可少的。當灰度電壓V0-V63根據所期望的預置值而改變時，難以獲得所期望的自然的灰度顯示。為了抑制灰度電壓V0-V63的變化，希望防止電阻器R1-R63的制造波動。即，在液晶顯示器領域中，期望能制造高精度電阻器的技術。
作為灰度電壓產生電路200的電阻器元件，能夠使用多晶硅電阻器(柵電阻器)。為了抑制多晶硅電阻器的電阻，可以應用以上提到的硅化技術。然而，由于硅化過程進行得很快，所以難以控制硅化物層的厚度和面積。硅化物層的變化導致多晶硅電阻器電阻的變化，從而由此導致灰度顯示的錯誤。

發明內容
在本發明的第一方面中，提供了一種電阻器元件的制造方法。該制造方法包括(A)在基板10上形成其頂層為多晶硅層30、32的多晶硅結構50；(B)在該多晶硅層30、32上形成金屬層70；(C)在金屬層70上形成上阻擋層42；和(D)在工藝(C)之后，通過多晶硅層30、32和金屬層70之間的反應，形成其上表面S80被上阻擋層42覆蓋的硅化物層80。因此，能夠控制在硅化過程期間在向上方向上的晶粒生長，并抑制硅化物層80厚度的變化，即，電阻性元件的變化。
本發明優選在工藝(A)和(B)之間包括以下工藝(E)在多晶硅結構50的側面上形成側壁60；和(F)在工藝(E)之后，去除多晶硅層30、32的一部分，從而形成由多晶硅結構50的上表面S30、32和側壁60圍繞的空間。在該情況下，在步驟(B)期間，在該空間中形成了金屬層70。形成硅化物層80，以便在工藝(D)期間利用側壁60圍繞其側面。因此，能夠控制在硅化過程期間在側面方向上的晶粒生長，并抑制硅化物層80的面積大小的變化，即，電阻器元件的變化。
進一步優選地，工藝(A)包括(a1)在基板10上形成下多晶硅層31，(a2)在下多晶硅層31上形成下阻擋層41，和(a3)在下阻擋層41上形成上多晶硅層32作為多晶硅層。在該情況下，在工藝(D)期間，形成硅化物層80，以便分別用阻擋層42、41覆蓋其上表面和其底面。因此，能夠在硅化過程期間在向上和向下的方向上控制晶粒的生長，并抑制硅化物層80的厚度的變化，即，電阻器元件的變化。
在本發明的第二方面中，提供了電阻器元件1。本發明的電阻器元件1包括形成在基板10上的多晶硅層31；形成在多晶硅層31上的下阻擋層41；在下阻擋層41上形成硅化物層80；和在硅化物層80上形成上阻擋層42。
根據本發明的電阻器元件和制造方法，控制了在硅化過程時的晶粒生長。結果，控制了所形成的硅化物層的面積和厚度的變化。因此，控制了硅化物層中的電阻變化，并且還控制了整個電阻器元件的電阻變化。這導致提高了采用電阻器元件作為一部分電路的產品的可靠性。


圖1示出了液晶顯示器中的灰度電壓確定電路結構的示意圖；圖2示出了根據本發明第一實施例的電阻器元件的結構的平面圖；圖3示出了根據第一實施例的電阻器元件的結構的截面圖；圖4A至4K示出了根據第一實施例的電阻器元件的制造工藝的截面圖；圖5A至5D示出了根據第二實施例的電阻器元件的制造工藝的截面圖；和圖6A至6E示出了根據第三實施例的電阻器元件的制造工藝的截面圖。
具體實施例方式
參考附圖，描述了根據本發明實施例的半導體器件中的電阻器元件及其制造方法。本實施例的電阻器元件(多晶硅電阻器)具有利用硅化技術形成的硅化物結構。將本實施例的電阻器元件應用到例如如圖1所示的液晶顯示器中的灰度電壓產生電路200上。如上所述，高精度液晶顯示器需要高精度的電阻器元件，并且尤其優選將本發明應用到液晶顯示器中的灰度電壓產生電路上。
(1.第一實施例)1-1.結構圖2示出了第一實施例的電阻器元件的結構的平面圖。根據本實施例的電阻器元件配置有在平面內具有預定面積的多晶硅電阻器1。多晶硅電阻器1由平面中的側壁60圍繞。圖3示出了該圖中沿著線II-II′的截面圖。
如圖3所示，將元件隔離結構20形成到基板10中。例如，基板10是P型硅基板。元件隔離結構20是STI(淺槽隔離)結構或LOCOS(局部氧化硅)結構。此外，在基板10上的預定位置中形成對應于多晶硅電阻器1的結構。具體地，在基板10(元件隔離結構20)上形成多晶硅層31，在多晶硅層31上形成下阻擋層41，在下阻擋層41上形成硅化物層80，以及在硅化物層80上形成上阻擋層42。
下阻擋層41和上阻擋層42是防止金屬原子擴散同時保持電連續性的層(擴散阻擋層)。例如，這些阻擋層41和42是具有約10膜厚的薄氧化膜。除了氧化膜之外，阻擋層41和42還可用氮化物膜或氧氮化膜等形成。如圖3所示，硅化物層80夾在下阻擋層41和上阻擋層42之間。例如，硅化物層80是TiSi膜，且通過Ti和多晶硅之間的硅化形成。如下所述，在硅化時，阻擋層41和42防止金屬原子擴散。
此外，多晶硅層31、上和下阻擋層41和42、以及硅化物層80的兩側由側壁60圍繞，所述的側壁是絕緣膜。尤其是，注意到硅化物層80的所有側面都被側壁60圍繞。換句話說，硅化物層80的上表面S80至少低于側壁60的最高部分(圖中由符號Z示出)。
形成上阻擋層42的上表面以使其與側壁60的最高部分基本齊平。
因此，利用下阻擋層41、上阻擋層42和側壁60完全覆蓋硅化物層80的所有表面。
相反地，可以說這些阻擋層41和42和側壁60限定了硅化物層80的尺寸。鑒于該觀點，可以將這些阻擋層41和42和側壁60稱為規定了硅化物層80的尺寸的阻擋結構。可以說根據本實施例的電阻器元件(多晶硅電阻器1)包括具有多晶硅層31、硅化物層80以及阻擋結構的阻擋結構。如下所示，能夠完全通過該阻擋結構控制硅化物層80的尺寸。
1-2.制造方法圖4A-4K按順序示出了關于本實施例的電阻器元件的制造工藝，并示出了圖3的截面結構。
首先，如圖4A所示，在基板10中形成元件隔離結構20。基板10是P型硅基板，其具有例如15Ω·cm的電阻率。元件隔離結構20通過STI方法或LOCos方法形成，并且其深度約為1000至約5μm。
隨后，如圖4B所示，在基板10(元件隔離結構20)上形成500厚的下多晶硅層31。然后，在下多晶硅層31上形成下阻擋層41。例如，該下阻擋層41是膜厚約10的薄氧化膜，并且其防止了金屬原子的擴散，同時保持電連續性。另外，除了氧化膜之外，下阻擋層41可用氮化膜、氧氮化膜等形成。然后，在下阻擋層41上形成1000厚的上多晶硅層32。
隨后，如圖4C所示，在上多晶硅層32上的預定位置形成抗蝕劑掩模RES。該預定位置是形成多晶硅電阻器的希望位置。
隨后，通過利用抗蝕劑掩模RES對上多晶硅層32、下阻擋層41和下多晶硅層31進行蝕刻。結果，如圖4D所示，獲得了“多晶硅結構50”，其是蝕刻之后獲得的下多晶硅層31、下阻擋層41和上阻擋層32的層疊膜。多晶硅結構50具有根據抗蝕劑掩模RES的圖案，即，與所希望的多晶硅電阻器的形狀相對應的圖案。
隨后，如圖4E所示，在多晶硅結構50的兩側形成側壁60。具體地，形成側壁60來圍繞多晶硅結構50的所有側面(參見圖2)。例如，在淀積1500厚的氧化膜之后，通過進行回蝕刻形成該側壁60。
隨后，將上多晶硅層32選擇性地蝕刻到約500。這可通過選擇性蝕刻或采用光致抗蝕劑的蝕刻來實現。結果，如圖4F所示，上多晶硅層32的上表面S32將位于比側壁60的最高部分(圖中由符號Z示出)低的位置。因而，通過選擇性地去除頂部的多晶硅層32的一部分，從而形成了由上多晶硅層32的上表面S32和側壁60的內表面所圍繞的“空間”。
隨后，如圖4G所示，在剩余的上多晶硅層32的表面上，即，在上述“空間”的內部，形成用于硅化的金屬層70。用于硅化的金屬包括鈦(Ti)、鈷(Co)、鎳(Ni)、鎢(W)、鉬(Mo)、鉭(Ta)、鉑(Pt)、鈀(Pd)和鉻(Cr)。
例如，在上多晶硅層32上淀積200厚的Ti膜作為金屬層70。還形成該金屬層70以使上表面S70比側壁60的最高部分Z低。
隨后，如圖4H所示，在金屬層70上形成上阻擋層42。利用氧化膜、氮化膜或氧氮化膜形成上阻擋層42，并防止金屬原子的擴散。例如，上阻擋層42是約10厚的薄氧化膜。優選，形成上阻擋層42以使其上表面可大體上與側壁60的最高部分Z對齊。
隨后，進行熱處理，并且在上多晶硅層32和金屬層70之間發生硅化。在硅化時，在側壁60上不會生長晶粒。即，側壁60限定了晶粒生長的范圍界限并在平面方向上控制晶粒的生長。相似地，下阻擋層41和上阻擋層42分別在向下方向和向上方向上控制晶粒的生長。作為硅化的結果，如圖4I所示，形成了由下阻擋層41、上阻擋層42和側壁60圍繞的硅化物層80。
如圖4I所示，用上阻擋層42覆蓋硅化物層80的上表面S80。即，硅化物層80的上表面S80低于側壁60的最高部分Z。所形成的硅化物層80延伸到下阻擋層41。所形成的硅化物層80的尺寸由阻擋層41和42以及側壁60所圍繞的空間限定。這意味著防止了所形成的硅化物層80的變化。因此，防止了包括該硅化物層80的電阻器元件的電阻值的變化。
隨后，如圖4J所示，在整個表面上形成層間絕緣膜90。然后，形成穿過層間絕緣膜90和上阻擋層42并到達硅化物層80的接觸孔。例如，通過用鎢填充該接觸孔，從而形成了用于多晶硅電阻器1的硅化物層80的接頭100。
隨后，如圖4K所示，形成布線層110，該布線層在層間絕緣膜90上具有預定的圖案。形成該布線層110以使其通過接頭100與硅化物層80接觸。例如，布線層110由Al膜形成。
硅化物層80和下多晶硅層31用作多晶硅電阻器。
1-3.效果由于硅化過程進行得很快，所以通常難以對其進行控制。根據本實施例，利用由氧化膜等形成的阻擋結構覆蓋用于硅化的整個金屬和多晶硅。因此，可以控制硅化的進行，從而不會在由阻擋結構圍繞的整個范圍內生長晶粒。
具體地，以上提到的側壁60用于控制晶粒在硅化時在平面方向上的生長。因此，在多晶硅結構50的側面形成側壁60之后(參見圖4E)，通過蝕刻選擇性地去除多晶硅結構50的一部分(參見圖4F)。由于金屬層70形成在空白區域中，所以金屬層70的上表面S70將低于側壁60的最高部分(參見圖4G)。由于側壁60(絕緣膜)沿著金屬層70的側面周圍存在，所以側壁60用作沿平面方向上對晶粒生長的阻擋層。
此外，下阻擋層41用作向下方向上的晶粒生長的阻擋層。另外，上阻擋層42用作向上方向上晶粒生長的阻擋層。因此，在所有的方向上完全地控制了硅化時的晶粒生長。
如上所述，根據本實施例，在平面方向和垂直方向上控制了硅化時的晶粒生長。結果，防止了所形成的硅化物層80的面積和厚度的變化。因此，防止了整個電阻器元件的電阻的變化，因而，提供了高精度的電阻器元件。這導致采用該電阻器元件作為部分電路的產品的可靠性的提高。尤其是，出于顯示高精度液晶的原因，優選將根據本實施例的高精度電阻器元件應用到液晶顯示器的灰度電壓產生電路上。
(2.第二實施例)在本發明的第二實施例中，描述了從根據上述第一實施例的電阻器元件去除上阻擋層42的結構。參考圖5A-5D，描述了根據本實施例的電阻器元件的制造工藝。為了避免冗余的描述，適當地省略了已經在第一實施例中描述過的說明。
在完成圖4A-4F中所示的工藝之后，在上多晶硅層32的表面上形成用于硅化的金屬層70。結果，獲得了圖5A中所示的結構。金屬層70是例如200厚的Ti膜。形成該金屬層70以使上表面S70低于側壁60的最高部分Z。
隨后，進行熱處理，并在上多晶硅層32和金屬層70之間發生硅化。在該硅化中不會在側壁60上生長晶粒。即，側壁60限定了允許晶粒生長的范圍界限，并控制了在平面方向上的晶粒生長。相似地，下阻擋層41控制了在向下方向上的晶粒生長。作為硅化的結果，如圖5B所示，形成了由下阻擋層41和側壁60圍繞的硅化物層80′(例如TiSi)。硅化物層80′的上表面S80′低于側壁60的最高部分Z。
隨后，如圖5C所示，在整個表面上形成層間絕緣膜90。然后，形成穿過層間絕緣膜90并到達硅化物層80′的接觸孔。例如，通過用鎢填充該接觸孔，形成了用于多晶硅電阻器1的硅化物層80′的接頭100。
隨后，如圖5D所示，形成了布線層110，該布線在層間絕緣膜90上具有預定圖案。形成該布線層110以使其通過接頭100與硅化物層80′相連。例如，布線層110由Al膜形成。
硅化物層80′和下多晶硅層31用作多晶硅電阻器。
根據本實施例，在平面方向和向下方向上對硅化時的晶粒生長進行控制。結果，抑制了所形成的硅化物層80′的面積和厚度的變化。因此，抑制了整個電阻器元件的電阻的變化，因而，提供了高精度的電阻器元件。與第一實施例相比，可以獲得省略用于對上阻擋層42進行淀積的工藝的額外的效果。
(3.第三實施例)在本發明的第三實施例中，提供了從根據上述第一實施例的電阻元件去除下阻擋層41的結構。參考圖6A-6E，說明了根據本實施例的電阻元件的制造工藝。為了避免冗余的描述，適當地省略了已經在第一實施例中描述的說明。
首先，如圖6A所示，在基板10上形成包括多晶硅層30的多晶硅結構(元件隔離結構20)，其中所述多晶硅層30厚度約為1500。在多晶硅結構的兩側上形成側壁60。形成側壁60用于圍繞多晶硅層30的所有側面。
隨后，選擇性地蝕刻多晶硅層30約500。
這可通過選擇性蝕刻或采用光致抗蝕劑的蝕刻來實現。結果，如圖6B所示，多晶硅層30的上表面S30將低于側壁60的最高部分Z。因此，通過選擇性地去除多晶硅層30的一部分，從而形成了由多晶硅層30的上表面S30和側壁60的內表面圍繞的“空間”。
隨后，如圖6C所示，在剩余的多晶硅層30的表面上，即，在上述“空間”的內部，形成了用于硅化的金屬層70。還形成該金屬層70以使該上表面S70低于側壁60的最高部分Z。
隨后，如圖6D所示，在金屬層70上形成上阻擋層42。上阻擋層42用氧化膜、氮化膜或氧氮化膜形成，并用于防止金屬原子的擴散。例如，上阻擋層42是約10厚的薄氧化膜。優選地，形成上阻擋層42以使其上表面大體上與側壁60的最高部分Z對齊。
隨后，進行熱處理并且在多晶硅層30的一部分和金屬層70之間發生硅化。在該硅化時，在側壁60上不會生長晶粒。即，側壁60限定了晶粒生長的范圍界限，并控制平面方向上的晶粒生長。相似地，上阻擋層42控制了向上方向的晶粒生長。作為硅化的結果，如圖6E所示，形成了由如圖6E所示的上阻擋層42和側壁60所圍繞的硅化物層80″。硅化物層80″的上表面S80″低于側壁60的最高部分Z。
然后，根據已經描述過的圖4J和4K中所示的工藝形成接頭100和布線層110。
根據本實施例，在平面方向和向上的方向上控制了硅化時的晶粒生長。結果，防止了所形成的硅化物層80″的面積和厚度的變化。因此，防止了整個電阻器元件的電阻變化，因而提供了高精度的電阻器元件。與第一實施例相比，能獲得省略形成包括下多晶硅層31、下阻擋層41和上多晶硅層32的層疊結構的工藝的額外效果。
權利要求
1.一種制造電阻器元件的方法，包括(A)在基板上形成多晶硅結構，該多晶硅結構的頂層是多晶硅層；(B)在所述的多晶硅層上形成金屬層；(C)在所述的金屬層上形成上阻擋層；和(D)在所述工藝(C)之后，通過所述多晶硅層和所述金屬層之間的反應，形成硅化物層，所述硅化物層的上表面被所述上阻擋層所覆蓋。
2.根據權利要求1的電阻器元件的制造方法，進一步包括(E)在所述多晶硅結構的側面上形成側壁；和(F)在所述工藝(E)之后，去除所述多晶硅層的一部分，從而形成由所述多晶硅結構的上表面和所述側壁圍繞的空間，其中在所述工藝(A)和(B)之間執行所述工藝(E)和(F)，在所述步驟(B)期間，在所述空間中形成所述金屬層，形成所述硅化物層，以使其側面在所述工藝(D)期間被所述的側壁圍繞。
3.根據權利要求1的電阻器元件的制造方法，其中在所述工藝(C)期間形成所述上阻擋層，以使其上表面與所述側壁的最高部分對齊。
4.根據權利要求1的電阻器元件的制造方法，其中所述的工藝(A)包括(a1)在所述基板上形成下多晶硅層，(a2)在所述下多晶硅層上形成下阻擋層，和(a3)在所述下阻擋層上形成上多晶硅層作為所述多晶硅層。
5.一種電阻器元件，包括形成于基板上的多晶硅層；形成于所述多晶硅層上的下阻擋層；形成于所述下阻擋層上的硅化物層；和形成于所述硅化物層上的上阻擋層。
6.根據權利要求5的電阻器元件，進一步包括形成于所述多晶硅層、所述下阻擋層、所述硅化物層和所述上阻擋層的側面上的側壁。
7.根據權利要求6的電阻器元件，其中所述上阻擋層的上表面與所述側壁的最高部分對齊。
全文摘要
本發明涉及一種電阻器元件及其制造方法。制造本發明的電阻元件的方法包括(A)在基板(10)上形成其頂層是多晶硅層(30，32)的多晶硅結構(50)；(B)在多晶硅層(30，32)上形成金屬層(70)；(C)在金屬層(70)上形成上阻擋層(42)；和(D)在工藝(C)之后，通過多晶硅層(30，32)和金屬層(70)之間的反應，從而形成其表面(S80)被上阻擋層(42)覆蓋的硅化物層(80)。根據本發明，能抑制半導體器件的電阻器元件的變化。
文檔編號H01L21/28GK1975988SQ20061016254
公開日2007年6月6日 申請日期2006年11月27日 優先權日2005年11月25日
發明者永井隆行 申請人:恩益禧電子股份有限公司