專利名稱：Ggnmos的制作方法
技術領域：
本發明涉及半導體制造領域，尤其涉及一種GGNMOS (Gate GroundedNMOS，柵極接地的N型金屬氧化物晶體管)的制作方法。
背景技術：
集成電路很容易受到靜電的破壞，一般在電路的輸入輸出端或電源保護裝置都會設計靜電保護電路以防止內部電路因受到靜電而受損壞。GGNM0S(Gate Grounded NM0S，柵極接地的N型金屬氧化物晶體管)是一種廣泛使用的靜電保護結構。其通過靜電放電來進行靜電保護，其機理為:由于MOS管上的功耗為通過的電流和壓降的乘積，在一定ESD靜電電流下，如果能夠降低其上的壓降，則能夠降低MOS管上的功耗，進而降低MOS管結溫，達到保護MOS管的目的。GGNMOS作為ESD器件正向依靠寄生NPN(漏極的N+有源區-P型襯底-源極的N+有源區)BJT泄放ESD電流；反向泄放ESD電流的通路由PN 二極管(P型襯底-N+有源區)和柵源相接的NMOS 二極管組成。在全芯片的ESD網絡中，當ESD時間來臨時，GGNMOS正向和反向都有可能導通，這由潛在的ESD路徑決定，ESD電流總會流向低阻路徑。所以，在設計時必須考慮GGNMOS的正向和反向ESD性能以絕對保證芯片的可靠性。通常GGNMOS作為二極管ESD性能很強大，但必須結合電源(Power Clamp) 一起使用。GGNMOS作為BJT是一種擊穿性(Breakdown Device)的工作機理,依靠漏極與襯底之間的雪崩擊穿觸發后形成低阻通路泄放ESD電流。現有技術的GGNMOS制作中，通常在源漏離子注入之后，對漏極進行選擇性離子注入，調節GGNMOS的靜電特性，S卩ESD注入(ESD Implant)。這過程中，涂覆光刻膠，經過曝光、顯影使得光刻膠形成掩模，露出漏極，然后再進行漏極離子注入。增加ESD注入之后，一方面使得漏極和襯底之間的PN結深增加，另一方面使PN結更加突變，具有上述兩種特性的PN結是很“堅固”的。結深增加可以降低結上的電流密度，消除局部電流集中，消除LDD(lightdope drain)結構的“尖端”放電現象。結突變使其擊穿時結上的壓降比LDD結構的要低，同時結上壓強大，襯底電流大，更容易觸發寄生三極管導通。因為降低了漏極與襯底間的PN結耗盡區寬度，在漏極加電壓時產生更強的電勢梯度，從而產生更強的漏電流，達到降低擊穿電壓的作用，這樣可以使得GGNMOS這種ESD注入器件起到對電路中核心器件的電保護目的。比如一個典型的制作GGNMOS的工藝過程包括:提供P型半導體襯底；在半導體襯底上依次形成柵絕緣層和多晶硅層；形成柵極，進行自對準源漏注入；形成ESD注入掩模，露出漏極；對漏極進行ESD注入；退火；去除掩模，表面金屬化；形成自對準金屬硅化物；形成高密度的氮化硅覆蓋層；PSG沉積；進行層間介質層CMP ;刻蝕形成通孔；填充通孔形成接觸孔(插塞)；退火。而由于ESD注入劑量比LDD注入大許多，存在橫向擴散的問題，因此要考慮漏電問題和寄生電容問題。
發明內容
本發明的目的是提高GGNMOS對電路的靜電保護能力。為實現上述目的，本發明提出了一種GGNMOS的制作方法，包括:提供P型半導體襯底；在半導體襯底上依次形成柵絕緣層和柵極；進行源漏注入；形成層間介質層；刻蝕形成接觸孔的通孔；利用已經形成的通孔作為掩模進行ESD離子注入。可選的，包括所述ESD離子注入中，注入的離子為BF2、B、In中的一種，劑量為3 X IO13 8X1013CM_2。可選的，改變接觸孔的大小得到不同的ESD注入區域。可選的，表面金屬化，進行源漏注入形成好源漏區后，還包括在源漏區上形成自對準金屬硅化物的步驟。可選的，所述形成自對準金屬硅化物之后，形成層間介質層之前，還包括形成高密度的氮化硅覆蓋層的步驟。可選的，所述形成層間介質層的方式為沉積PSG。可選的，所述沉積PSG之后還包括加熱使得PSG回流，得到平滑的表面的步驟。可選的，形成柵絕緣層和柵極之后、源漏注入之前，還可以進行輕摻雜漏注入。與形成接觸孔之前做ESD注入相比，在接觸孔通孔形成好后做ESD注入，可以降低由于橫向擴散造成的柵漏橫向Pn結寄生電容，同時由于此發明ESD注入方法使得源漏底部電場更強，擊穿電壓更低，最大電場可以更好地由ESD注入區來控制，提高了 ESD電路的可靠性。
通過附圖中所示的本發明的優選實施例的更具體說明，本發明的上述及其它目的、特征和優勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發明的主旨。圖1為本發明制作GGNMOS的流程圖。
具體實施例方式本發明利用在源漏上接觸孔形成好之后，填充金屬插塞之前，對接觸孔內進行ESDImplant,減少了原本工藝的步驟,并且縮小了漏極中ESD Implant的區域,改善了 GGNMOS的靜電保護特性。本發明制作GGNMOS的具體步驟包括:步驟S1:提供P型半導體襯底；步驟S2:在半導體襯底上依次形成柵絕緣層和柵極；步驟S3:進行LDD注入和源漏注入；
步驟S4:源漏離子注入退火；步驟S5:表面金屬化，形成自對準金屬硅化物；步驟S6:形成高密度的氮化硅覆蓋層；步驟S7 =PSG沉積形成層間介質層；步驟S8:刻蝕形成通孔；步驟S9:利用已經形成的通孔作為掩模進行ESD離子注入；步驟SlO:注入后的硅片在快速退火裝置中退火。下面結合附圖對本發明的具體實施方式
做詳細的說明。在以下描述中闡述了具體細節以便于充分理解本發明。但是本發明能夠以多種不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣。因此本發明不受下面公開的具體實施方式
的限制。需要說明的是，提供這些附圖的目的是有助于理解本發明的實施例，而不應解釋為對本發明的不當的限制。為了更清楚起見，圖中所示尺寸并未按比例繪制，可能會作放大、縮小或其他改變。步驟S1:提供P型半導體襯底；上述P型半導體襯底為P型輕摻雜(摻雜濃度小于I X 1015CM_3)的〈100〉晶向拋光硅片。采用〈100〉晶向是因為〈100〉晶向的硅片的陷阱密度非常低。摻雜的方式為離子注入，或者外延生長P型輕摻雜硅，所述P型半導體襯底的電阻率，雜質濃度等性質符合器件的電性要求。步驟S2:在半導體襯底上依次形成柵絕緣層和柵極；在形成柵絕緣層之前還應包括在非有源區形成氧化物隔離區的步驟，采用的方式為LOCOS或者STI。本實施例中優選為STI。形成柵絕緣層的方式為在有源區上生長一層薄的柵氧化層。具體操作為:清洗硅片，除掉表面的沾污和氧化層，這一步必須在硅片進入氧化爐前的幾個小時內進行，只要暴露在空氣中，硅片表面就會被其中的氧氣氧化。當硅片進入氧化爐后，控制硅片表面生長的氧化硅為20 50人。柵極的形成是通過選擇性刻蝕沉積的多晶硅。具體操作為形成好柵氧化層后把硅片放入低壓化學氣相淀積設備的工藝腔中，通入硅烷，硅烷分解產生的多晶硅淀積在硅片表面。淀積多晶硅的厚度約為5000A。淀積過后，馬上進行多晶硅摻雜的操作，這一步既可以在相同的工藝腔中進行，也可以在其它設備中進行。摻雜方式為用擴散或離子注入進行重摻雜磷，從而形成20至30 Ω / 口的方塊電阻。這樣的方塊電阻對于柵長大于3 μ m的MOSFET是合適的，當器件更小的時候，可以用多晶硅化物做柵極材料，使得方塊電阻降到約I Ω/ 口。然后在光刻區，利用深紫外線光刻技術光刻出多晶硅柵的結構，在多晶硅與光刻膠之間通常有一層抗反射涂層以減少不希望的反射。然后，利用各向異性等離子體刻蝕刻蝕多晶硅，得到具有垂直剖面的柵極。步驟S3:進行LDD注入和源漏注入；所謂LDD注入，即輕摻雜漏注入，是指在形成MOS管的源漏區之前，將MOS管的漏區先做輕摻雜，然后再做源漏區注入。其目的是為了有效的防止短溝道效應，以及減少源漏間溝道的熱電子效應。再以柵極為掩模，注入P型離子，具體為砷離子( 30keV， 5X1015CM_2)以形成源區與漏區。這樣以柵極為掩模進行源區與漏區的離子注入的方式是自對準的，只有注入尚子的橫向偏差部分與柵有重疊(對30keV注入,這個偏差范圍在5nm之內)。如果隨后的各道工藝都在低位下進行，以盡量減少橫向擴散，則柵-漏與柵-源耦合的寄生電容可比柵-溝道電容小得多。步驟S4:源漏離子注入退火；注入后的硅片在快速退火裝置中退火。快速退火裝置能夠迅速達到1000°C左右的高溫，并在設定溫度保持數秒。這種狀態對于阻止結構的擴展以及控制源/漏區雜質的擴散都非常重要。具體的，退火的實施方式為:在氮氣或氬氣等惰性氣體環境中，退火溫度為900°C~ 1070°C，退火時間為 5s 60s。步驟S5:表面金屬化,形成自對準金屬娃化物；徹底清洗硅片，利用濺射工藝在所述硅片上形成鎳層，所述鎳層覆蓋所述源、漏極的表面和柵極；對所述鎳層進行退火，經過所述退火，鎳層中的鎳與硅片襯底中的硅進行反應形成鎳硅化物層，并去除鎳層中未反應的部分。步驟S6:形成高密度的氮化硅覆蓋層；用PECVD(等離子體增強化學氣相淀積)工藝先淀積一層致密的氮化硅作為阻擋層，這層氮化硅將硅有源區保護起來，使之與隨后的摻雜淀積層隔絕。可采用硅烷和氨氣或氮氣來反應形成。步驟S7:PSG(磷硅玻璃)沉積形成層間介質層；在整個硅片上淀積摻磷的氧化層(磷硅玻璃)，加熱硅片使得磷硅玻璃回流，得到平滑的表面。步驟S8:刻蝕形成通孔；在磷硅玻璃表面形成光刻膠，曝光、顯影，以形成接觸孔(用于電性連接源漏或柵極)的通孔的形狀。再利用等離子體干法刻蝕刻蝕作為層間介質的磷硅玻璃，以形成通孔。步驟S9:進行ESD離子注入；利用已經形成的通孔作為掩模，對整個硅片進行離子注入，注入的離子為BF2，劑量為3X IO13 8X IO13CM'也可以選擇注入的離子為B，In等。在這一步驟中，光刻膠還沒有去除，在作為接觸孔刻蝕的掩模之后，直接作為了ESD離子注入的掩模。這樣省去了另外制作ESD離子注入的掩模的工藝步驟，節省了工藝成本，并且方便易行。透過接觸孔進行的離子注入，使得形成的ESD離子注入區縮小了，只局限在接觸孔下方，提高了尖端放電的電壓，由于利用接觸孔作為掩模進行ESD注入，從而可以得到更窄的ESD注入窗口，這樣可以在使得源漏與襯底間PN結受ESD注入影響的區域變得更窄，這樣在漏端加電壓時，漏與襯底間的漏電流會在很小的區間和更高的電場發生，產生類似尖端放電的作用，從而得到更低的激發電壓，能夠更加有效的保護核心器件。另外，還可以通過改變接觸孔的大小可以達到調節ESD注入窗口的作用，從而可以得到不同的受ESD注入導致的源漏pn結受壓縮區域面積，從而達到調節擊穿開啟電壓的作用。
步驟SlO:接下來包括填充通孔形成接觸孔(插塞)，然后進行接觸孔退火。ESD離子注入后的硅片在快速退火裝置中退火。快速退火裝置能夠迅速達到1000°C左右的高溫，并在設定溫度保持數秒。這種狀態對于阻止結構的擴展以及控制源/漏區雜質的擴散都非常重要。具體的，退火的實施方式為:在氮氣或氬氣等惰性氣體環境中，退火溫度為500°C 600°C，退火時間為5s 30s。接下來包括在整個硅片上形成金屬層(例如Al)，并刻出金屬引線圖形的工藝等步驟，即形成了本發明具有良好ESD保護作用的GGNM0S。以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制。任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。
權利要求
1.一種GGNMOS的制作方法，其特征在于，包括: 提供P型半導體襯底； 在半導體襯底上依次形成柵絕緣層和柵極； 進行源漏注入； 形成層間介質層； 刻蝕形成接觸孔的通孔； 利用已經形成的通孔作為掩模進行ESD離子注入。
2.如權利要求1所述的制作方法，其特征在于，所述ESD離子注入中，注入的離子為BF2'B、In中的至少一種，劑量為3X IO13 8X IO13CiT2。
3.如權利要求1所述的制作方法，其特征在于，改變接觸孔的大小得到不同的ESD注入區域。
4.如權利要求1所述的制作方法，其特征在于，進行源漏注入形成源漏區后，還包括在源漏區上形成自對準金屬硅化物的步驟。
5.如權利要求4所述的制作方法，其特征在于，形成自對準金屬硅化物之后、形成層間介質層之前，還包括形成高密度的氮化硅覆蓋層的步驟。
6.如權利要求1所述的制作方法，其特征在于，所述形成層間介質層的方式為沉積PSG。
7.如權利要求6所述的制作方法，其特征在于，沉積PSG之后還包括加熱使得PSG回流，得到平滑的表面的步驟。
8.如權利要求1所述的制作方法，其特征在于，形成柵絕緣層和柵極之后、源漏注入之前，還進行輕摻雜漏注入。
全文摘要
一種GGNMOS的制作方法，包括提供P型半導體襯底；在半導體襯底上依次形成柵絕緣層和柵極；進行源漏注入；形成層間介質層；刻蝕形成接觸孔的通孔；利用已經形成的通孔作為掩模進行ESD離子注入。與制作GGNMOS時在形成接觸孔之前做ESD注入相比，在接觸孔的通孔形成后做ESD注入，不僅僅減少了原本工藝的步驟，還縮小了漏極中ESD Implant的區域，可以降低漏電，同時可以降低由于橫向擴散造成的柵漏寄生電容，改善了GGNMOS的靜電保護特性。
文檔編號H01L21/336GK103187295SQ20111045938
公開日2013年7月3日 申請日期2011年12月31日 優先權日2011年12月31日
發明者趙猛 申請人:中芯國際集成電路制造(上海)有限公司