垂直晶體管制造方法和垂直晶體管的制作方法

專利名稱：垂直晶體管制造方法和垂直晶體管的制作方法
技術領域：
本發明涉及一種垂直晶體管，包括包括垂直區域疊層的襯底，所述垂直區域疊層包括通過溝道區與漏極區分離的源極區以及用柵極電介質襯里作為內襯的溝槽，所述溝槽至少部分地延伸通過所述垂直區域疊層，其中所述溝槽包括屏蔽電極和圍繞所述屏蔽電極上部分的柵電極。本發明還涉及一種制造這種垂直晶體管的方法。
背景技術：
例如溝道-MOS (金屬氧化物半導體)晶體管的垂直晶體管是一種允許進一步增加半導體芯片中器件密度的有前途的器件。為了改善這種垂直晶體管的特性，已經提出了一種結構，其中除了垂直柵電極之外還提供了屏蔽電極，因為已知屏蔽電極的存在可以放寬設計選擇，設計選擇支配了晶體管的穿通電壓(BVdss)和漏極-源極導通電阻之間的折衷。在US5, 126，807中公開了這種垂直晶體管的示例，并且在圖I中示出了所述示例， 圖I提供了垂直MOS晶體管的截面圖，所述垂直MOS晶體管包括n+型單晶硅襯底I ;漏極區3，由在襯底I上外延生長的η-型雜質半導體構成；溝道區5，由漏極區3中的P型雜質半導體構成；源極區7，由溝道區5上的η+型雜質半導體構成；溝槽23，形成為穿過區域5 和7 ;屏蔽電極11，設置在溝道23中以在源極區7上延伸，其中具有插入到溝槽23的壁和屏蔽電極11之間的相對較厚的第一柵極絕緣膜9 ;以及主柵電極17，形成于近似在屏蔽電極11的上半部分和溝槽23的壁之間的屏蔽電極11上，其中在屏蔽電極11和柵電極17之間插入了電容性絕緣膜13，并且在柵電極17和溝道區5以及源極區7之間插入了相對較薄的第二柵極絕緣膜15。第一柵極絕緣膜9的頂部與漏極區3處于相同的水平面，并且與第一柵電極11的底部向上相距距離X。源極區7與源電極19相連，并且柵電極17與柵極控制電極21相連。當向柵電極17施加正控制電壓時，源電極19通過溝道與襯底I電連接。這種晶體管的另一個重要性能參數是柵極漏極耦合電荷(Qgd)。這種電荷的存在限制了晶體管的開關速度，因此重要的是在設計垂直晶體管時使Qgd最小化。為此原因，重要的是將屏蔽電極與柵電極電絕緣。尤其是當將屏蔽電極實現為摻雜多晶硅電極時出現的問題在于眾人皆知高完整性電介質層的生長、以及具體地這種材料上的氧化物層的生長是困難的，因為在(摻雜)多晶硅表面上生長的氧化物層具有比在單晶硅表面上生長的氧化物層更低的擊穿電場。US5, 126，807的垂直晶體管具有這樣的缺點與電容性絕緣膜13同時地生長將柵電極17與溝道區5相分離的柵極氧化物15，使得難以優化擊穿性質，即單獨地對柵極氧化物15和電容絕緣膜13的厚度進行優化，因為在單晶硅表面上生長柵極氧化物15，而在多晶硅表面上生長柵極氧化物15。此外，為了促進柵電極17的形成，如US5，126,807的圖7Ε所示，從溝槽23的頂部部分去除了柵極氧化物9。這產生了附加的問題在溝槽23的頂部部分中形成柵極氧化物 15時,在柵極氧化物15和柵極氧化物9之間的界面處形成了疵點(weak spot),這可能會引起垂直晶體管的擊穿性質的退化。

發明內容
本發明試圖提供一種具有改進的擊穿性質的垂直晶體管的制造方法。本發明還試圖提供一種具有改進的擊穿性質的垂直晶體管。根據本發明的一個方面，提出了一種制造垂直晶體管的方法，包括提供包括垂直區域疊層的襯底，所述垂直區域疊層包括通過溝道區與漏極區分離的源極區；在所述襯底中形成溝槽，所述溝槽至少部分地延伸到所述垂直區域疊層中；將疊層內襯于所述溝槽，所述疊層包括柵極電介質、刻蝕保護層和另一絕緣層；用屏蔽電極材料填充溝槽的其余部分； 通過在所述溝槽中將所述另一絕緣層去除到第一深度來暴露出屏蔽電極材料的頂部部分； 在暴露出的屏蔽電極材料上形成電極間電介質；在所述溝槽中去除刻蝕保護層至第一深度；以及在電極間電介質和柵極電介質的暴露部分之間的所述溝槽中形成柵電極。本發明是基于這樣的認識通過刻蝕保護層對諸如柵極氧化物襯里之類的柵極電介質進行保護，可以與柵極電介質無關地形成將屏蔽電極與柵電極電絕緣的電極間電介質，使得可以獨立地優化電極間電介質和柵極電介質的性質，例如相應的厚度，使得改進了垂直晶體管的擊穿性質。此外，由于不必從溝槽的頂部部分臨時地去除柵極電介質以促進電極間電介質和柵電極的形成的事實，可以避免在柵極電介質中形成疵點。在實施例中，刻蝕保護層是氮化物層。因為氮化物對于大多數氧化物刻蝕配方是惰性的，諸如氮化硅(例如Si3N4)之類的氮化物層特別適用于保護柵極氧化物免于刻蝕。 優選地，通過低壓化學氣相沉積步驟來形成氮化物層，因為LPCVD改善了氮化物層的質量， 并且比其他氮化物沉積方法更適合后續的高溫處理。在優選實施例中，用屏蔽電極材料填充溝槽的其余部分的步驟包括用多晶硅材料填充所述其余部分，因為當屏蔽電極是多晶硅電極而襯底是單晶硅襯底時，能夠獨立地優化電極間電介質形成的益處是非常顯著的。如果屏蔽電極材料是多晶硅，優選地是形成柵電極的步驟包括在電極間電介質和柵極電介質的暴露部分之間沉積多晶硅材料，因為這簡化了制造工藝。在另一實施例中，所述方法還包括在將所述溝槽中的中間電介質層去除到第一深度之后，使柵極電介質增厚。這進一步減小了在將柵電極與溝道區分離的柵極電介質中存在任何疵點的風險。根據本發明的另一個方面，提出了一種垂直晶體管，包括包括垂直區域疊層的襯底，所述垂直區域疊層包括通過溝道區與漏極區分離的源極區以及將柵極電介質內襯于 (lining)的溝槽，所述溝槽至少部分地延伸通過所述垂直區域疊層，其中所述溝槽包括屏蔽電極和圍繞所述屏蔽電極上部分的柵電極，并且所述溝槽通過覆蓋所述部分的電極間電介質與上部分橫向分離，并且其中通過另一絕緣層以及柵極電介質和另一絕緣層之間的刻蝕保護層將屏蔽電極的其余部分與柵極電介質襯里(liner)橫向分離。因為已經避免了柵極電介質中的疵點，并且優化了電極間電介質的厚度，而與將柵電極與襯底相分離的柵極電介質的厚度無關，這種垂直晶體管具有與現有技術的垂直晶體管相比改善的電介質擊穿性質。優選地，刻蝕保護層是氮化物層，并且柵極電介質是柵極氧化物。
另外優選地是，由于上述原因，至少所述屏蔽電極包括多晶硅。所述垂直晶體管可以有利地集成到諸如集成電路之類的半導體器件中。


參考附圖，作為非限制性示例詳細地描述本發明的實施例，其中圖I示意性地描述了現有技術的垂直MOS晶體管；圖2-10示意性地描述了本發明方法實施例的不同步驟；以及圖11是包括根據本發明方法實施例制造的垂直晶體管的掃描電鏡(SEM)圖像。
具體實施例方式應該理解的是附圖只是示意性的并且沒有按比例繪制。還應該理解的是貫穿附圖將相同的參考數字用于表示相同或類似的部件。圖2-10示意性地描述了本發明方法的示例實施例的主要步驟，用于制造垂直MOS 晶體管，也稱作溝槽MOS晶體管。應該理解的是在不脫離本發明范圍的情況下，本領域普通技術人員可以考慮以下步驟的替代實現。在圖2中，提供了襯底100，所述襯底100包括漏極區102、溝道區104和源極區 106。優選地，襯底100是單晶硅襯底，盡管也可以考慮其他合適的襯底類型。可以按照任意合適的方式實現漏極區102、溝道區104和源極區106的垂直疊層。因為許多種技術可用于本領域普通技術人員來實現這種垂直疊層，為了簡明起見將不在詳細討論這些技術。替代地，區域102可以是源極區，而區域106可以是漏極區。區域102、104和106可以包括任意合適類型的雜質。例如，漏極區102和源極區 106可以包括η型雜質，而溝道區104可以包括P型雜質，在這種情況下襯底100可以是η 型硅襯底。替代地，漏極區102和源極區106可以包括P型雜質，而溝道區104可以包括η 型雜質，在這種情況下襯底100可以是P型襯底或者包括P阱的η型硅襯底，在所述P阱中形成垂直晶體管。襯底材料和源極區、漏極區和溝道區的垂直疊層的其他可能實現對于本領域普通技術人員是顯而易見的。在襯底100中形成延伸到漏極區中的垂直溝槽110，使得溝槽110延伸超過源極區106和溝道區104。這種溝槽110的形成本質上是已知的。例如，可以在襯底100上沉積硬掩模，隨后對所述硬掩模構圖以暴露出溝槽110的區域，隨后施加刻蝕步驟以形成溝槽110，接著去除硬掩模。將柵極電介質襯里112內襯于溝槽110，優選地所述柵極電介質襯里是柵極氧化物。此外，這種柵極電介質襯里112的生長在垂直晶體管制造時是常規作法，并且可以按照任意合適的方式實現。這里需要注意的是對于圖2所示工藝的變化對于本領域普通技術人員也是顯而易見的。例如，在形成雜質區102、104和106的至少一些之前形成溝槽110是同樣可行的。 例如，可以在形成(并且填充)溝槽110之后在襯底100中形成溝道或本體區104和源極區106。因為這些雜質區的形成不會影響本發明的概念，可以按照任意合適的方式實現這些雜質區。如圖3所示，隨后用刻蝕保護層114覆蓋柵極電介質112，所述刻蝕保護層保護柵極電介質襯里112不會被刻蝕配方去除。刻蝕保護層本質上是已知的，使得本領域普通技術人員可以基于柵極電介質襯里112材料的選擇來選擇用于刻蝕保護層114的合適材料。 在柵極電介質襯里112是柵極氧化物襯里的情況下，例如SiO2或TEOS (四乙基原硅酸鹽)， 用于刻蝕保護層114的合適材料是氮化硅(Si3N4)或另一種基于氮化物的層。這種氮化物層可以通過LPCVD沉積步驟來形成。刻蝕保護層114的厚度應該足以有效地保護下面的柵極電介質12在后續刻蝕步驟期間不會損壞。替代地，可以將高k電介質層用作刻蝕停止層， 這允許在較薄的柵極電介質112中產生等效的電場來實現另外的間距縮短。另外，高k絕緣體材料可以改善器件的應力和熱學標準。接下來如圖4所示，將另一絕緣層116沉積為這樣的厚度，所述厚度足以與柵極電介質112和刻蝕保護層114相結合將屏蔽電極與襯底100電絕緣。為此原因，優選地是刻蝕保護層也是諸如氮化物層之類的電絕緣層。可以選擇任意合適的材料用于另一絕緣層116， 例如諸如SiO2或TEOS之類的氧化物。隨后用合適的屏蔽電極材料118填充溝槽110的其余部分，例如多晶硅或非晶硅，可以(隨后)沉積屏蔽電極材料118以調諧屏蔽電極的電學性質。這如圖5所示。在沉積合適的屏蔽電極材料118之后，對所得到的結構平面化以從襯底110的上表面去除另一絕緣層116和屏蔽電極材料118的過多材料，如圖6所示。可以按照任意合適的方式實現所述平面化，例如通過刻蝕或者通過拋光，例如化學機械拋光。可以將刻蝕保護層114用作針對這種刻蝕步驟的刻蝕停止層或者用作針對拋光步驟的停止層，在這種情況下優選地是刻蝕保護層114是氮化物層，因為本質上已知的是諸如CMP之類的拋光工藝可以精確地終止于氮化物層上。接下來如圖7所示，例如通過刻蝕從溝槽110部分地去除另一絕緣層116，以形成圍繞屏蔽電極118’的頂部部分的凹槽120。當所述凹槽120用于容納晶體管的柵電極時， 所述凹槽120具有延伸超過垂直晶體管的溝槽區104的深度。在另一絕緣層116是諸如 SiO2或TEOS之類的氧化物層的情況下，可以將合適的氧化物刻蝕配方用于這一目的。因為這些刻蝕配方本質上是已知的，為了簡明起見將不再進一步討論這種刻蝕配方。應該指出的是在通過刻蝕形成凹槽120期間，通過刻蝕保護層114保護柵極電介質112免于受到刻蝕配方的損壞，從而消除了在隨后的階段重新形成柵極電介質112的需求，使得不會發生原始生長的柵極電介質112和重新形成的柵極電介質112之間界面處的缺陷，因為不存在這種界面。隨后在屏蔽電極118’的暴露部分上生長電極間電介質122，例如氧化物襯里。由于這種襯里與柵極電介質襯里112無關地生長的事實，即這種襯里也不必對溝槽110的一部分外壁進行氧化以在所述外壁上形成柵極電介質，可以對電極間電介質襯里122的生長條件進行優化，而不必考慮對于由柵極電介質襯里112的性質(例如厚度)產生的對于垂直晶體管性能的影響。這對于圖I所示的現有技術器件是一種重要的改進，其中屏蔽電極蓋層氧化物具有在如前所述的溝槽上部分中形成柵極氧化物的雙重目的。這尤其與以下情況相關如果在屏蔽電極118’的表面上電極間電介質122的生長條件實質上不同于在溝槽 110的外壁上的電極間電介質122的生長條件(即在襯底100上)，例如這可以是當在多晶硅屏蔽電極118’上生長氧化物時的情況下，其中襯底100是單晶硅襯底。如圖9所示，所述方法繼續進行，從所得到的結構去除刻蝕保護層114的暴露部分，例如在刻蝕保護層114是氮化物層的情況下通過氮化物剝離。氮化物剝離配方本質上是已知的，因此為了簡明起見不再詳細討論。這里，如果需要可以增厚在凹槽120中暴露的柵極電介質112，例如對由刻蝕保護層114的去除引起的損傷進行修補或者對垂直晶體管的性質進行調諧。這種增厚步驟完全是可選的，并且在不脫離本發明范圍的情況下可以省略。如圖10所示，通過在凹槽120中沉積柵電極材料124(例如多晶硅或非晶硅材料)、隨后對所得到的結構平面化來完成垂直晶體管的柵極結構。為了簡明起見，沒有明確地示出平面化步驟。隨后可以使用傳統的工步驟來完成所述垂直晶體管，例如觸點形成步驟、后端金屬化步驟、器件封裝步驟等等。這種屏蔽電極118’可以是浮置電極或者可以連接到源電極(未示出)上。圖11示出了器件截面圖的SEM圖像，包括根據本發明實施例制造的多個溝槽MOS 晶體管。所述垂直晶體管包括多晶硅屏蔽電極118’，其中通過沉積層116、氮化物層114和柵極電介質襯里將底部部分與單晶硅襯底分離。多晶硅柵電極124通過電極間氧化物層 122與屏蔽電極112電絕緣、并且通過柵極電介質襯里112與襯底電絕緣。應該注意的是上述實施例說明而不是限制本發明，并且本領域普通技術人員在不脫離所附權利要求范圍的情況下能夠設計許多替代實施例。在權利要求中，放置在圓括號中的任何參考符號不應該解釋為限制權利要求。詞語“包括”不排除除了權利要求中所列舉的元素或步驟的存在。元素前的詞語“一個”不排除存在多個這種元素。本發明可以通過包括幾個明確元件的硬件來實現。在枚舉了幾種裝置的設備權利要求中，可以通過一個相同條目的硬件來實現這些裝置中的幾個。唯一的事實在于在相互不同的從屬權利要求中使用的特定措施并不表示不能有利地使用這些措施的組合。
權利要求
1.一種制造垂直晶體管的方法，所述垂直晶體管包括具有垂直區域疊層的襯底(100)，所述垂直區域疊層包括通過溝道區(104)與漏極區(102)分離的源極區(106)，所述方法包括在所述襯底中形成溝槽(110)，所述溝槽至少部分地延伸到所述垂直區域疊層中；將疊層內襯于所述溝槽，所述疊層包括柵極電介質(112)、刻蝕保護層(114)和另一絕緣層(116)；用屏蔽電極材料(118)填充溝槽的其余部分；通過在所述溝槽中將所述另一絕緣層(116)去除到第一深度來暴露出屏蔽電極材料的頂部部分；在暴露出的屏蔽電極材料上形成電極間電介質(122)；從所述溝槽去除刻蝕保護層(114)至第一深度；以及在電極間電介質(122)和柵極電介質(112)的暴露部分之間的所述溝槽中形成柵電極(124)。
2.根據權利要求I所述的方法，其中在形成所述溝槽之后形成所述垂直區域疊層。
3.根據權利要求I或2所述的方法，其中所述刻蝕保護層(114)是氮化物層。
4.根據權利要求3所述的方法，其中通過低壓化學氣相沉積步驟來執行用氮化物層 (114)內襯于柵極電介質(112)的步驟。
5.根據權利要求1-4中任一項所述的方法，其中用屏蔽電極材料(118)填充溝槽(11) 的其余部分的步驟包括用多晶硅材料填充所述其余部分。
6.根據權利要求1-5中任一項所述的方法，其中形成柵電極(124)的步驟包括在電極間電介質(122)和柵極電介質(112)的暴露部分之間沉積多晶娃材料。
7.根據權利要求1-6中任一項所述的方法，其中所述柵極電介質(112)是柵極氧化物襯里。
8.根據權利要求1-7中任一項所述的方法，還包括在從所述溝槽中將刻蝕保護層(114)去除到第一深度之后，使柵極電介質(112)增厚。
9.根據權利要求1-8中任一項所述的方法，其中在暴露出的屏蔽電極材料上形成電極間電介質(122)的步驟包括在所述頂部部分上生長氧化物層。
10.一種垂直晶體管，包括包括垂直區域疊層的襯底(100)，所述垂直區域疊層包括通過溝道區(104)與漏極區(106)分離的源極區(102)以及用柵極電介質(112)作為內襯的溝槽，所述溝槽至少部分地延伸通過所述垂直區域疊層，其中所述溝槽包括屏蔽電極(118’ )和圍繞所述屏蔽電極的上部分的柵電極(124)，并且所述柵電極(124)通過覆蓋所述部分的電極間電介質(122) 與所述上部分橫向分離，并且通過另一絕緣層(116)以及柵極電介質和所述另一絕緣層之間的刻蝕保護層(114)將屏蔽電極的其余部分與柵極電介質橫向分離。
11.根據權利要求10所述的垂直晶體管，其中所述刻蝕保護層(114)是氮化物層。
12.根據權利要求10或11所述的垂直晶體管，其中所述柵極電介質(112)是柵極氧化物。
13.根據權利要求10-12中任一項所述的垂直晶體管，其中所述另一絕緣層(116)是氧化物層。
14.根據權利要求10-13中任一項所述的垂直晶體管，其中所述屏蔽電極(118’)和所述柵電極(124)的至少一個包括多晶硅。
15.一種半導體器件，包括根據權利要求10-14中任一項所述的垂直晶體管。
全文摘要
本發明公開了一種制造垂直晶體管的方法。所述方法包括提供包括垂直區域疊層的襯底(100)，所述垂直區域疊層包括通過溝道區(104)與漏極區(102)分離的源極區(106)；在所述襯底中形成溝槽(110)，所述溝槽至少部分地延伸到所述垂直區域疊層中；將所述疊層內襯于所述溝槽，所述疊層包括柵極電介質襯里(112)、刻蝕保護層(114)和另一絕緣層(116)；用屏蔽電極材料(118)填充溝槽的其余部分；通過在所述溝槽中將所述另一絕緣層(116)去除到第一深度來暴露出屏蔽電極材料的頂部部分；在暴露出的屏蔽電極材料上形成電極間電介質(122)；從所述溝槽去除刻蝕保護層(114)至第一深度；以及在電極間電介質襯里(122)和柵極電介質襯里(112)的暴露部分之間的所述溝槽中形成柵電極(124)。還公開了一種根據這種方法制造的垂直晶體管。
文檔編號H01L29/40GK102593002SQ20121000462
公開日2012年7月18日 申請日期2012年1月4日 優先權日2011年1月4日
發明者克里斯·羅杰斯, 尼克·克肖, 戴維·威廉·卡爾頓, 金明豪 申請人:Nxp股份有限公司