專利名稱：制造半導體器件和晶體管的方法
技術領域：
本發明涉及半導體領域，更具體地，涉及制造半導體器件和晶體管的方法。
背景技術：
半導體器件被應用在許多電子應用中，諸如，個人電腦、手機、數碼相機、以及其他電子設備。通常通過在半導體襯底上方順次地沉積絕緣或介電層、導電層、以及半導體層的材料，并且使用光刻來圖案化各種材料從而在其上形成電路部件和元件來制造半導體器件。近些年來半導體技術開發出了多柵極場效應晶體管(MuGFET)，該多柵極場效應晶體管通常是將一個以上柵極結合到一個器件中的金屬氧化物半導體FET(MOSFET)。可以通過一個柵電極來控制多個柵極(在此，多個柵極表面在電學上用作一個柵極)或通過不相關的柵電極來控制多個柵極。一種被稱為FinFET的MuGFET是帶有從集成電路的硅表面中縱向地突起的鰭狀半導體溝槽的晶體管。在一些半導體設計中，將多個FinFET使用在一個晶體管設計中，同時，半導體材料的鰭被設置成平行的。有時，在鰭的上面形成有半導體材料外延生長。根據設計，該外延生長可以是混合(merged)的或非混合的。
發明內容
為解決上述問題，本發明提供了一種制造半導體器件的方法，包括:提供包括多個鰭的工件；在多個鰭的頂面上方形成半導體材料；在半導體材料上方形成蝕刻停止層；在蝕刻停止層上方設置絕緣材料；以及從多個鰭的上方去除蝕刻停止層的一部分和絕緣材料，其中，對形成半導體材料或形成蝕刻停止層進行控制，從而使得去除蝕刻停止層的一部分時不會去除位于多個鰭上方的半導體材料的最寬部分之間的蝕刻停止層。其中，對形成半導體材料以及形成蝕刻停止層兩者進行控制。其中，通過控制位于多個鰭上方的半導體材料的最寬部分之間的間隔來控制半導體材料的形成。其中，通過控制蝕刻停止層的厚度來控制蝕刻停止層的形成。其中，形成蝕刻停止層包括形成對絕緣材料具有蝕刻選擇性的材料。其中，形成蝕刻停止層包括形成SiN、SiON, SiC、或SiOC。其中，去除蝕刻停止層的一部分包括在多個鰭上方的半導體材料的最寬部分上方留下至少大約15nm的蝕刻停止層。其中，多個鰭包括鰭式場效應晶體管(FinFET)的鰭。此外，本發明提供了一種制造半導體器件的方法，包括:提供工件；在工件上方形成多個鰭；在多個鰭中的每一個的頂面上方外延生長半導體材料；在半導體材料上方形成蝕刻停止層；在蝕刻停止層上方放置絕緣材料；從多個鰭的上方去除蝕刻停止層的一部分和絕緣材料；以及在多個鰭上方形成導電材料，其中，對形成半導體材料或形成蝕刻停止層進行控制，從而使得去除蝕刻停止層的一部分時不會去除位于多個鰭上方的半導體材料的最寬部分之間的蝕刻停止層。其中，外延生長半導體材料包括在多個鰭的頂面上方形成非混合的半導體材料。其中，去除蝕刻停止層的一部分包括露出位于多個鰭中的每一個的頂面上方的半導體材料的頂部。其中，形成導電材料包括形成接觸件。其中，形成接觸件包括形成插槽式接觸件或插塞式接觸件。其中，制造半導體器件包括形成晶體管。此外，還提供了一種制造晶體管的方法，包括:提供工件；在工件上方形成多個鰭；在多個鰭中的每一個的頂面上方外延生長非混合的半導體材料，半導體材料的接近中心區域比半導體材料的接近頂面區域更寬；在半導體材料上方形成蝕刻停止層，其中，蝕刻停止層的一部分形成在半導體材料的較寬的中心區域下面；在蝕刻停止層上方設置絕緣材料；蝕刻掉位于多個鰭上方的蝕刻停止層的頂部和絕緣材料；以及在多個鰭上方形成導電材料，從而形成接觸件，其中，對形成半導體材料或形成蝕刻停止層進行控制，從而使得去除蝕刻停止層的頂部時不會去除位于多個鰭上方的半導體材料的較寬的中心區域之間的蝕刻停止層。其中，形成蝕刻停止層包括在位于多個鰭上方的半導體材料之間的蝕刻停止層中形成孔，以及其中，蝕刻掉蝕刻停止層的頂部時不到達蝕刻停止層中的孔。 其中，蝕刻停止層的厚度為位于多個鰭上方的半導體材料之間的最小間隔的至少一半。其中，形成蝕刻停止層包括形成第一蝕刻停止層，以及其中，設置絕緣材料包括:在第一蝕刻停止層上方形成第一層間電介質(ILD)，在第一 ILD上方形成第二蝕刻停止層，以及在第二蝕刻停止層上方形成第二 ILD。其中，設置絕緣材料包括形成第一絕緣材料，進一步包括在工件上方形成多個鰭之后，在多個鰭之間形成第二絕緣材料。其中，形成多個鰭包括形成晶體管的溝道、漏極區域、或源極區域。
為了更全面地理解實施例及其優勢，現將結合附圖所進行的描述作為參考，其中:圖1至圖8示出了根據本公開的實施例的制造半導體器件的方法的截面圖；圖9是圖8所示的半導體器件的俯視圖；圖10是圖8所示的半導體器件的部分的更詳細視圖；圖11是制造半導體器件的流程圖。除非另行指出，不同視圖中的相應的標號大體上涉及的是相應的部分。繪制視圖用于清楚地說明實施例的各個方面，但不必按比例進行繪制。
具體實施例方式下面，詳細討論本發明各實施例的制造和使用。然而，應該理解，本發明提供了許多可以在各種具體環境中實現的可應用的概念。所討論的具體實施例僅僅示出了制造和使用本發明的具體方式，而不用于限制本發明的范圍。本公開的實施例涉及的是制造半導體器件和晶體管的方法。在此將闡述制造FinFET晶體管的新穎的方法。圖1至圖8示出了根據本公開的實施例制造半導體器件100的方法的截面圖。首先參考圖1，提供了工件102。工件102可以包括半導體襯底并且可以被例如絕緣層所覆蓋，該半導體襯底包括硅或其他半導體材料。工件102還可以包括其他有源部件或電路，未示出。例如，工件102可以包括位于單晶體硅上方的氧化硅。工件102可以包括其他傳導層或其他半導體元件，例如，晶體管、二極管等。可以使用化合物半導體，例如，GaAs、InP、Si/Ge、或SiC來代替硅。工件102可以包括，例如，體襯底或絕緣體上半導體(SOI)襯底。如圖2所示，多個鰭104形成在工件102上方。根據工件102的類型，可以使用多種方法來制造鰭104。在一些實施例中，工件102所包括的襯底包括了體襯底，諸如，體S1、體SiP、體SiGe、體SiC、體Ge，或其組合。鰭104形成在包括了體襯底的工件102的頂部中。在其他實施例中，鰭104可以由包括了 SOI襯底的工件102形成。該SOI襯底包括設置在絕緣材料兩側上的半導體材料(諸如，硅或鍺)的兩個層。在該實施例中，一個半導體材料層被圖案化以形成鰭104。例如，工件112可以包括帶有體襯底的SO1-Si工件、SO1-SiGe工件、或其組合。視圖中示出了四個鰭104，可選地在一個半導體器件100中可以包括兩個或更多個鰭104。可以在一個晶體管中形成，例如，7個、14個、20個或其他數量的鰭104。鰭104被形成為彼此平行地向圖2至圖8所示的視圖中的頁面內外延伸。根據一些實施例，鰭104包括晶體管的一些部分。根據設計，鰭104可以包括，例如，晶體管的溝槽、源極區域，或漏極區域。在一些實施例中，鰭104可以包括FinFET的鰭。例如，使用光刻和蝕刻工藝、直接蝕刻工藝、或顯微機械加工來形成鰭104。可以通過包括了尺寸dl的間距將鰭104彼此間隔開，該尺寸dl可以包括大約10至lOOOnm。鰭104所包括的寬度包括尺寸d2,尺寸d2可以包括大約5至lOOnm。鰭104所包括的高度包括尺寸d3，尺寸d3可以包括大約20至lOOOnm。鰭104可以向紙張內外縱向地延伸若干μ m。可選地,尺寸dl、d2、d3、以及鰭104的長度可以包括其他值。如圖3所示，絕緣材料106設置在鰭104之間，該絕緣材料可以包括場氧化物、淺溝道隔離(STI)或其他絕緣材料。絕緣材料106可以包括氧化物，諸如，二氧化硅或其他種類的介電材料。由于被用于形成絕緣材料106的工藝，絕緣材料106可以包括接近鰭104的凹槽區域108。該絕緣材料106可以沉積在其104的頂面上方，并且可以使用例如化學機械拋光(CMP)和/或蝕刻工藝來去除過量的絕緣材料106。如圖4所示，半導體材料110形成在鰭104的頂面上方。在一些實施例中，例如，通過外延生長來形成半導體材料110。可以引入前體(例如，引入到工件102所處的室中)，并且例如，鰭104的頂面在外延生長工藝過程中可以作為半導體材料110結晶取向的晶種。半導體材料110可以包括例如S1、SiGe、SiC、SiP、SiPC、或摻雜或未摻雜其他元素的其他半導體材料。如圖4所示，半導體材料110的鄰近中間區域比半導體材料110的鄰近頂面或底面區域更寬。在相鄰的鰭104上方的較寬的中心區域112處，可以通過包括了尺寸d4的間距將半導體材料110與相鄰的半導體材料110隔開。較寬的區域112可以不精確地設置在外延生長的半導體材料Iio的頂面和底面之間。如圖4所示，根據半導體材料110的晶體生長和結晶結構，可以將較寬的區域112定位成更接近半導體材料110的底面，或可以將較寬的區域112定位成更接近半導體材料110的頂面。在一些實施例中，尺寸d4可以包括大約5至lOOOnm，但可選地，尺寸d4可以包括其他值。根據本公開的實施例，尺寸d4大于O ;例如，位于鰭104的頂面上方的半導體材料110是非混合的。如圖5所示，接觸蝕刻停止層(CESL) 114形成在半導體材料110上方和絕緣材料106上方。在此，CESL 114也被稱為蝕刻停止層或第一蝕刻停止層。CESL 114可以包括例如SiN、SiON、SiC、或SiOC，但可選地，CESL 114可以包括其他材料。CESL 114可以包括對隨后沉積的絕緣材料(諸如，圖6所示的層118)具有蝕刻選擇性的材料。可以使用化學汽相沉積(CVD)或其他類型的沉積工藝沉積CESL 114。在一些實施例中，例如，使用易流動的CVD來形成CESL 114。在一些實施例中，CESL 114的厚度包括尺寸d5，該尺寸可以包括大約15至50nm，但可選地，CESL 114可以包括其他尺寸。部分CESL 114形成在鰭104上面的半導體材料110之間。CESL 114可以是共形的并且具有了絕緣材料116以及外延生長的半導體材料110的地勢形狀。CESL 114形成在半導體材料110的最寬部分112旁。在一些實施例中，孔116可以形成在CESL 114中。如所示，任選的孔116可以形成在位于半導體材料110的兩個相鄰的較寬的部分112旁邊的結構中的縱向高度處。如圖6所示，絕緣材料118/120/122形成在CESL 114上方。絕緣材料118/120/122包括實施例中所示的三層；可選地，絕緣材料118/120/122可以包括單層或兩層或多層。實施例中所示的絕緣材料118/120/122包括形成在第一蝕刻停止層114上方的第一層間電介質(ILD) 118、形成在第一 ILD118上方的第二蝕刻停止層120、以及形成在第二蝕刻停止層120上方的第二 ILD 122。例如，第二蝕刻停止層120可以包括與第一蝕刻停止層114類似的材料。第二蝕刻停止層120可以包括中間蝕刻停止層(MESL)。第一 ILD 118和第二 ILD122可以包括例如氧化物、氮化物、或其他類型的絕緣材料。然后，如圖7和圖8所示，形成了接觸件127，該接觸件與鰭104電連接，例如，與形成在鰭104上方的半導體材料110電連接。如圖7所示，通過去除絕緣材料118/120/122以及位于多個鰭104上方的部分蝕刻停止層114(例如，還去除了位于半導體材料110上方的蝕刻停止層114的頂部)來形成接觸件127。例如，使用蝕刻工藝去除絕緣材料118/120/122和蝕刻停止層114的頂部。當通過探測蝕刻工藝的副產品探測出已到達蝕刻停止層114時，可以對蝕刻工藝進行調整，并且當蝕刻停止層114的副產品變少或減緩時(例如，這意味著蝕刻停止層114已經被從半導體材料110的頂面上去除掉了)，可以調整停止該蝕刻工藝。根據一些實施例，如果孔116形成在位于半導體材料110之間的蝕刻停止層114中，那么蝕刻工藝無法到達蝕刻停止層114中的孔116。去除絕緣材料118/120/122和位于多個鰭104上方的蝕刻停止層114的頂部時在絕緣材料118/120/122和蝕刻停止層114的頂部中產生了凹槽124。如圖7所示，去除位于鰭104上方的蝕刻停止層114的頂部使得鰭104的頂面上方的半導體材料110的頂部被暴露出來。根據實施例，蝕刻停止層114的部分125保留在了鰭104上方的半導體材料110的最寬的部分112上面或上方。蝕刻停止層114留下的部分125可以包括尺寸d6，在一些實施例中，該尺寸可以包括至少15nm。可選地，尺寸d6可以包括其他值。如圖8所示，導電材料126形成在鰭104上方，例如，鰭104的上方的半導體材料110的暴露的頂部上方。例如，導電材料126可以包括銅、鎢、其他導體材料，或其多層或組合。可選地，導體材料126可以包括其他材料。如最初所沉積的那樣，半導體材料126還可以形成在第二 ILD 122的頂面上方(未示出)，并且可以使用CMP和/或蝕刻工藝從第二ILD 122上方去除過量的導體材料126，留下由導體材料126所形成的接觸件127。在一些實施例中，接觸件127可以包括插槽式接觸件,例如,該接觸件以大約IOnm至100 μ m向紙張內外延伸，但可選地，接觸件127可以包括其他尺寸。例如，接觸件127也可以包括插塞式接觸件。圖8示出了完成的半導體器件100的截面圖，該完成的半導體器件包括晶體管130、半導體材料110、以及CESL 114，該晶體管包括鰭104。接觸件127為晶體管130提供了電連接。接觸件127可以與半導體器件100的其他器件或部件相連接，和/或接觸件127可以與通過對半導體器件100的層(未示出)進行金屬化而隨后形成在工件102的頂面上的接觸焊盤相連接。圖9是圖8所示的半導體器件的俯視圖，示出接觸件127可以包括插槽式接觸件，該接觸件在鰭104的頂部上方縱向地延伸。圖10是圖8所示的半導體器件100的一部分的更詳細的視圖。示出了半導體材料110的最寬的部分112附近的放大視圖。在陰影的134處示出了通過本公開的實施例而得到緩解的潛在問題。如果在蝕刻工藝之后在半導體材料110的最寬的部分112的上方留下的蝕刻停止層114 (例如，包括尺寸d7)的數量不夠的話，那么位于鰭104上方的半導體材料110之間的蝕刻停止層114的頂面中將形成開口。當沉積或形成了導體材料126時，如圖10陰影的132處所示的那樣，導體材料126的部分將填充開口，并且在半導體材料110之間并且可能地還有鰭104的頂部之間形成導體材料。在鰭104和半導體材料110之間形成導體材料126可能造成可靠性問題并且可能增加結點漏電。優選地，根據本文所述的實施方式，半導體材料110的形成、蝕刻停止層114的形成，或半導體材料110的形成和蝕刻停止層114的形成兩者均是受控的，在用于去除絕緣材料118/120/122以及蝕刻停止層114的頂部的蝕刻工藝之后，當形成接觸件127時，蝕刻停止層114的部分125以尺寸d6設置在半導體材料110的最寬的部分112的上方。可以通過控制半導體材料110之間的包括了尺寸d4(見圖4)的間隔(例如，通過控制多個鰭104上方的半導體材料110的最寬的部分112之間的間隔)來控制半導體材料110的形成。例如，可以通過控制蝕刻停止層114的厚度來控制蝕刻停止層114的形成。可以可選地使用其他方法來控制半導體材料110和蝕刻停止層114的形成。在一些實施例中，對接觸蝕刻停止層114的厚度進行選擇，使得接觸蝕刻停止層114的厚度等于位于多個鰭104上方的半導體材料110之間最小間隔的至少一半，從而確保在半導體材料110的最寬的部分112之間不產生開口。根據一些實施例，例如，如果位于半導體材料110的最寬的部分112之間的包括了尺寸d4 (見圖4)的間隔約為40nm，那么接觸蝕刻停止層114的厚度可以被選擇成約為20nm或更大。在其他實施例中，可以基于蝕刻停止層114的厚度來選擇半導體材料110的最寬部分112之間的間隔或尺寸d4。控制半導體材料110和蝕刻停止層114的形成可以包括考慮鰭104的尺寸dpdy和d3以及絕緣材料106中的凹槽108的數量，這可以影響，例如，用于生長的半導體材料110的材料量和用于沉積的蝕刻停止層114的材料量。根據一些實施例，為了避免過多地去除外延生長的半導體材料110的最寬部分112上的接觸蝕刻掩膜層114，還要良好地控制用于去除絕緣材料118/120/122以及蝕刻停止層114的頂部的蝕刻工藝。圖11是制造半導體器件100的流程圖140。提供了帶有多個鰭104的工件102 (步驟142)，并且在鰭104的頂面上方形成了半導體材料110 (步驟144)。由于鰭104之間存在絕緣材料106，半導體材料110不形成在鰭104的側面上。在半導體材料110上方形成蝕刻停止層114 (步驟146)。在蝕刻停止層114上方沉積絕緣材料118/120/122(步驟148)，并且從多個鰭104上方去除絕緣材料118/120/122以及蝕刻停止層114的部分(步驟150)。對步驟144、步驟146或步驟144和146兩者進行控制，以便去除每個蝕刻停止層114的部分，但不去除位于鰭104的頂面的半導體材料110的最寬部分之間的蝕刻停止層114(步驟152)。本公開的實施例的優點包括提供新穎的制造方法，其中，防止了在用于FInFET結構和應用的非混合的外延輪廓中形成位于鰭104之間的傳導接觸材料126。該新穎的方法提供了非混合外延輪廓中的接觸件放置問題以及潛在的接觸件蝕刻問題的解決方案。對蝕刻停止層114的厚度和/或位于外延生長的半導體材料110的最寬部分112之間的包括了尺寸d4的間隔進行控制、調節、和/或選擇來防止過度蝕刻位于半導體材料110和/或鰭104之間的蝕刻停止層114。通過被用于形成蝕刻停止層114和半導體材料110的良好的控制方法來避免在接觸蝕刻停止層114旁使用空隙填充材料的要求，從而節省了制造時間和費用。減少或消除了接觸件127形成時的可靠性問題。用于半導體器件100和晶體管130的新穎的制造方法在制造工藝流程中是容易實施的。根據本公開的一個實施例，制造半導體器件的方法包括:提供包括多個鰭的工件，以及在多個鰭的頂面上方形成半導體材料。在半導體材料上方形成蝕刻停止層，以及在蝕刻停止層上方形成絕緣材料。從多個鰭的上方去除該絕緣材料和蝕刻停止層的部分。對形成半導體材料或形成蝕刻停止層進行控制，從而使得去除部分蝕刻停止層時不會去除位于多個鰭上方的半導體材料的最寬部分之間的蝕刻停止層。根據另一個實施例，一種制造半導體器件的方法包括:提供工件，在工件上方形成多個鰭，以及在多個鰭中的每個的頂面上方外延生長半導體材料。在半導體材料上方形成蝕刻停止層，在蝕刻停止層上方形成絕緣材料，并且從多個鰭上方去除絕緣材料和部分蝕刻停止層。在多個鰭上方形成導電材料。對形成半導體材料或形成蝕刻停止層進行控制，從而使得去除部分蝕刻停止層時不會去除位于多個鰭上方的半導體材料的最寬部分之間的蝕刻停止層。根據又一個實施例，一種制造晶體管的方法包括:提供工件，在工件上方形成多個鰭，以及在多個鰭中的每個的頂面上方外延生長非混合的半導體材料。與中心區域相比，半導體材料更接近半導體材料的頂面和底面。該方法包括在半導體材料上方形成蝕刻停止層，其中，部分蝕刻停止層形成在半導體材料的較寬的中心區域下面，在蝕刻停止層上方設置絕緣材料，以及蝕刻掉位于多個鰭上方的絕緣材料和蝕刻停止層的頂部。在多個鰭上方形成導電材料，從而形成接觸件。對形成半導體材料或形成蝕刻停止層進行控制，從而使得去除部分蝕刻停止層時不會去除位于多個鰭上方的半導體材料的較寬的中心區域之間的
蝕刻停止層。盡管已經詳細地描述了本發明及其優勢，但應該理解，可以在不背離所附權利要求限定的本發明主旨和范圍的情況下，做各種不同的改變，替換和更改。而且，本申請的范圍并不僅限于本說明書中描述的工藝、機器、制造、材料組分、裝置、方法和步驟的特定實施例。作為本領域普通技術人員應理解，通過本發明，現有的或今后開發的用于執行與根據本發明所采用的所述相應實施例基本相同的功能或獲得基本相同結果的工藝、機器、制造，材料組分、裝置、方法或步驟根據本發明可以被使用。因此，所附權利要求應該包括在這樣的工藝、機器、制造、材料組分、裝置、方法或步驟的范圍內。此外，每條權利要求構成單獨的實施例，并且多個權利要求和實施例的組合在本發明的范圍內。
權利要求
1.一種制造半導體器件的方法，包括: 提供包括多個鰭的工件； 在所述多個鰭的頂面上方形成半導體材料； 在所述半導體材料上方形成蝕刻停止層； 在所述蝕刻停止層上方設置絕緣材料；以及 從所述多個鰭的上方去除所述蝕刻停止層的一部分和所述絕緣材料，其中，對形成所述半導體材料或形成所述蝕刻停止層進行控制，從而使得去除所述蝕刻停止層的所述一部分時不會去除位于所述多個鰭上方的所述半導體材料的最寬部分之間的蝕刻停止層。
2.根據權利要求1所述的方法，其中，對形成所述半導體材料以及形成所述蝕刻停止層兩者進行控制。
3.根據權利要求1所述的方法，其中，通過控制位于所述多個鰭上方的所述半導體材料的所述最寬部分之間的間隔來控制所述半導體材料的形成。
4.根據權利要求1所述的方法，其中，通過控制所述蝕刻停止層的厚度來控制所述蝕刻停止層的形成。
5.根據權利要求1所述的方法，其中，形成所述蝕刻停止層包括形成對所述絕緣材料具有蝕刻選擇性的材料。
6.根據權利要求5所述的方法，其中，形成所述蝕刻停止層包括形成SiN、SiON、SiC、或SiOC0
7.根據權利要求1所述的方法，其中，去除所述蝕刻停止層的所述一部分包括在所述多個鰭上方的所述半導體材料的所述最寬部分上方留下至少大約15nm的蝕刻停止層。
8.根據權利要求1所述的方法，其中，所述多個鰭包括鰭式場效應晶體管(FinFET)的鰭。
9.一種制造半導體器件的方法，包括: 提供工件； 在所述工件上方形成多個鰭； 在所述多個鰭中的每一個的頂面上方外延生長半導體材料； 在所述半導體材料上方形成蝕刻停止層； 在所述蝕刻停止層上方放置絕緣材料； 從所述多個鰭的上方去除所述蝕刻停止層的一部分和所述絕緣材料；以及在所述多個鰭上方形成導電材料，其中，對形成所述半導體材料或形成所述蝕刻停止層進行控制，從而使得去除所述蝕刻停止層的所述一部分時不會去除位于所述多個鰭上方的所述半導體材料的最寬部分之間的蝕刻停止層。
10.一種制造晶體管的方法，包括: 提供工件； 在所述工件上方形成多個鰭； 在所述多個鰭中的每一個的頂面上方外延生長非混合的半導體材料，所述半導體材料的接近中心區域比所述半導體材料的接近頂面區域更寬； 在所述半導體材料上方形成蝕刻停止層，其中，所述蝕刻停止層的一部分形成在所述半導體材料的較寬的中心區域下面；在所述蝕刻停止層上方設置絕緣材料； 蝕刻掉位于所述多個鰭上方的所述蝕刻停止層的頂部和所述絕緣材料；以及在所述多個鰭上方形成導電材料，從而形成接觸件，其中，對形成所述半導體材料或形成所述蝕刻停止層進行控制，從而使得去除所述蝕刻停止層的頂部時不會去除位于所述多個鰭上方的所述半 導體材料的較寬的中心區域之間的蝕刻停止層。
全文摘要
本發明公開了半導體器件和晶體管的制造方法。在一個實施例中，一種制造半導體器件的方法包括提供包括多個鰭的工件，以及在多個鰭的頂面上方形成半導體材料。在半導體材料上方形成蝕刻停止層，以及在蝕刻停止層上方設置絕緣材料。從多個鰭的上方去除該絕緣材料和蝕刻停止層的部分。對形成半導體材料或形成蝕刻停止層進行控制，從而使得去除部分蝕刻停止層時不會去除位于多個鰭上方的半導體材料的最寬部分之間的蝕刻停止層。
文檔編號H01L21/336GK103187304SQ20121014769
公開日2013年7月3日 申請日期2012年5月11日 優先權日2012年1月3日
發明者王裕平 申請人:臺灣積體電路制造股份有限公司