半導體器件及其形成方法與流程

本發明涉及半導體制造技術領域，尤其涉及一種半導體器件及其形成方法。

背景技術：

隨著半導體工藝技術的不斷發展，工藝節點逐漸減小，后柵(gate-last)工藝得到了廣泛應用，以獲得理想的閾值電壓，改善器件性能。但是當器件的特征尺寸(CD，Critical Dimension)進一步下降時，即使采用后柵工藝，常規的MOS場效應管的結構也已經無法滿足對器件性能的需求，多柵器件作為常規器件的替代得到了廣泛的關注。

鰭式場效應管(Fin FET)是一種常見的多柵器件，圖1示出了現有技術的一種鰭式場效應管的立體結構示意圖。如圖1所示，包括：半導體襯底10，所述半導體襯底10上形成有凸出的鰭部14，鰭部14一般是通過對半導體襯底10刻蝕后得到的；介質層11，覆蓋所述半導體襯底10的表面以及鰭部14的側壁的一部分；柵極結構12，橫跨在所述鰭部14上，覆蓋所述鰭部14的頂部和側壁，柵極結構12包括柵介質層(圖中未示出)和位于柵介質層上的柵電極層(圖中未示出)。對于Fin FET，鰭部14的頂部以及兩側的側壁與柵極結構12相接觸的部分都成為溝道區，即具有多個柵，有利于增大驅動電流，改善器件性能。

然而，隨著工藝節點的進一步減小，現有技術中具有上述鰭式場效應晶體管的半導體器件的性能仍然存在問題。

技術實現要素：

本發明解決的問題是提供一種半導體器件及其形成方法，可以有效解決半導體器件內的絕緣與導熱的問題，提高半導體器件的散熱性，從而提高其性能。

為解決上述問題，本發明提供一種半導體器件，包括：提供半導體襯底，所述半導體襯底表面具有凸起的鰭部；位于所述鰭部側壁的絕緣層，所述絕緣層位于所述半導體襯底表面，且其表面低于鰭部的頂部表面，所述絕緣層的導熱系數大于氧化硅的導熱系數。

可選的，所述絕緣層的材料為氮化鋁或氧化鋁。

可選的，所述鰭部底部由兩側側壁向中心凹陷，且所述鰭部底部的寬度大于等于鰭部頂部寬度的1/3。

可選的，所述鰭部側壁還形成有氧化層，所述絕緣層覆蓋所述氧化層表面。

可選的，當所述半導體襯底包括第一區域和第二區域，所述第一區域和第二區域的半導體襯底表面均具有多個鰭部時，所述絕緣層位于第一區域和第二區域之間的鰭部側壁。

相應的，本發明的實施例還提供了一種半導體器件的形成方法，包括：提供半導體襯底，所述半導體襯底表面具有凸起的鰭部；形成覆蓋所述鰭部頂部和側壁的絕緣薄膜，所述絕緣薄膜位于所述半導體襯底表面，且其導熱系數大于氧化硅的導熱系數；刻蝕去除部分厚度的絕緣薄膜，暴露出所述鰭部頂部和部分側壁，形成表面低于鰭部的頂部表面的絕緣層。

可選的，所述絕緣薄膜的形成工藝為原子層沉積工藝。

可選的，在形成絕緣薄膜前，還包括：形成覆蓋所述鰭部頂部表面的硬掩膜層；形成覆蓋所述鰭部側壁表面的側墻；刻蝕所述鰭部底部，使所述鰭部底部由兩側側壁向中心凹陷，且所述鰭部底部的寬度大于等于鰭部頂部寬度的1/3。

可選的，刻蝕所述鰭部底部采用的工藝為濕法刻蝕工藝、或為干法和濕法相結合的刻蝕工藝。

可選的，所述濕法刻蝕工藝采用的化學試劑為四甲基氫氧化銨。

可選的，當采用干法和濕法相結合的刻蝕工藝時，所述干法刻蝕工藝采用氣體流量為50sccm～1000sccm的CF₄、100sccm～3000sccm的He、 50sccm～1000sccm的O₂，刻蝕功率為100W～3000W，刻蝕腔室壓強0.1Mt～20Mt。

可選的，還包括：在形成絕緣薄膜前，氧化所述鰭部表面和半導體襯底表面，形成覆蓋所述鰭部頂部和側壁、并覆蓋所述半導體襯底表面的氧化層。

與現有技術相比，本發明的技術方案具有以下優點：

由于鰭部凸起于半導體襯底表面，具有一定的高度，因而對散熱較為敏感，在本發明的實施例中，半導體器件中鰭部側壁的絕緣層選用導熱系數大于氧化硅的導熱系數的絕緣材料，在保證絕緣的同時，提高了傳熱速率。因此，半導體器件工作的過程中，鰭部附近或半導體襯底內產生的熱量通過上述導熱系數大的絕緣層傳導出去，可快速降低半導體器件的溫度，提高了半導體器件的散熱性，從而提高其性能。

進一步的，所述絕緣層的材料為氮化鋁，相比于傳統的氧化硅材料(導熱系數7.6瓦/米·度)，其導熱系數高達150瓦/米·度-180瓦/米·度，并且氮化鋁具有耐高壓、耐高溫、耐腐蝕等特性，在提高半導體器件的散熱性的同時，可有效提高半導體器件在復雜環境中的絕緣性能。

進一步的，所述鰭部底部由兩側側壁向中心凹陷，且所述鰭部底部的寬度大于等于鰭部頂部寬度的1/3，所述絕緣層將鰭部底部包裹，在保證半導體器件的驅動電流的同時，可有效降低半導體器件的漏電流。

更進一步的，在形成半導體器件的過程中，所述用于形成絕緣層的絕緣薄膜采用原子層沉積工藝形成，形成的絕緣薄膜的質量較好，即使是具有多個鰭部的情況，所述絕緣薄膜也可以較好的填充在相鄰鰭部的縫隙之間，有助于后續形成絕緣性能較好的絕緣層。

附圖說明

圖1是現有技術的鰭式場效應晶體管的立體結構示意圖；

圖2-圖10是本發明實施例的半導體器件的形成過程的剖面結構示意圖。

具體實施方式

正如背景技術所述，現有技術的具有上述鰭式場效應晶體管的半導體器 件的性能仍然存在問題。

經過研究發現，具有上述鰭式場效應晶體管的半導體器件的性能之所以存在問題，是由于現有技術中相鄰鰭部之間均采用氧化硅作為隔離結構，而氧化硅的導熱性能較差，其導熱系數僅為7.6瓦/米·度，因而半導體器件在工作時，所述鰭部和半導體襯底周圍產生的熱量難以及時傳導出去，即散熱性差，使得半導體器件的溫度迅速升高，影響了其性能。

經過進一步研究發現，氮化鋁的導熱系數遠高于傳統的氧化硅材料，達150瓦/米·度-180瓦/米·度，并且氮化鋁具有耐高壓、耐高溫、耐腐蝕等特性，將其作為隔離鰭部的絕緣層時，在提高半導體器件的散熱性的同時，可有效提高半導體器件在復雜環境中的絕緣性能。

為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。

請參考圖2，提供半導體襯底100。

所述半導體襯底100為后續形成鰭式場效應晶體管提供工藝平臺。所述半導體襯底100可以是單晶硅，多晶硅或非晶硅；半導體襯底100也可以是硅、鍺、鍺化硅、砷化鎵等半導體材料；所述半導體襯底100可以是體材料，也可以是復合結構，如絕緣體上硅；所述半導體襯底100還可以是其它半導體材料，這里不再一一舉例。本實施例中，所述半導體襯底100的材料為硅，且所述半導體襯底100包括第一區域I和第二區域II，后續所述第一區域I和第二區域II均用于形成一個或多個鰭部。

請參考圖3，形成覆蓋所述半導體襯底100表面的硬掩膜薄膜101，形成位于所述硬掩膜薄膜101表面的光刻膠層102，所述光刻膠層102具有定義出鰭部的開口。

所述硬掩膜薄膜101用于在后續刻蝕半導體襯底100形成鰭部的過程中保證鰭部頂部的質量。所述硬掩膜薄膜101的形成工藝為沉積工藝，例如化學氣相沉積工藝。所述硬掩膜薄膜101的材料為氮化硅、氮化鈦等，其厚度與實際情況相關，以能在刻蝕過程中保護到鰭部頂部為宜。本發明的實施例中，所述硬掩膜薄膜101的材料為氮化硅。

所述光刻膠層102用于定義出鰭部的形狀、位置等。所述光刻膠層102可以為正膠或負膠，所述開口與鰭部的位置相對應。本發明的實施例中，所述光刻膠層102具備多個開口，用于后續在第一區域I和第二區域II形成多個鰭部。

請參考圖4，以所述光刻膠層102(如圖3所示)為掩膜，依次刻蝕所述硬掩膜薄膜101(如圖3所示)和部分厚度的半導體襯底100，形成硬掩膜層101a和鰭部103。

所述硬掩膜層101a用于在后續工藝中進一步保護鰭部103不受損壞。所述硬掩膜層101a由硬掩膜薄膜101刻蝕后得到，因此，所述硬掩膜層101a的材料與硬掩膜薄膜101相同，為氮化硅、氮化鈦等。本發明的實施例中，所述硬掩膜層101a的材料為氮化硅。

所述鰭部103用于后續作為形成鰭式場效應晶體管的基礎。本發明的實施例中，所述鰭部103由刻蝕半導體襯底100后形成，因此，所述鰭部103的材料與半導體襯底100相同。

需要說明的是，在本發明的其他實施例中，所述鰭部103還可以由刻蝕位于半導體襯底100表面的半導體層后得到，而所述半導體層的材料可以為其他不同于半導體襯底100的半導體材料。即所述鰭部103的材料還可以為其他不同于半導體襯底100的半導體材料，在此不再贅述。

所述鰭部103具有單個或多個。本發明的實施例中，所述第一區域I和第二區域II均具有多個鰭部103，后續工藝中需要隔離相鄰的鰭部103。

需要說明的是，形成硬掩膜層101a后，所述光刻膠層102中的開口已轉移至硬掩膜層101a中，此時光刻膠層102即可去除。也就是說，所述光刻膠層102可在形成硬掩膜層101a后立即去除，也可以在形成鰭部103后再去除，在此不再贅述。

請參考圖5，形成覆蓋所述鰭部103側壁的側墻104。

所述側墻104用于在后續工藝中和硬掩膜層101a共同保護鰭部103，使所述鰭部103不受損壞。本發明的實施例中，所述側墻104的形成步驟為：形成覆蓋所述鰭部103的頂部和側壁、以及半導體襯底100表面的側墻薄膜 (未圖示)；回刻蝕所述側墻薄膜，暴露出鰭部103頂部的硬掩膜層101a和半導體襯底100表面，形成側墻104，所述側墻104覆蓋硬掩膜層101a和鰭部103的側壁。

所述側墻104選擇與鰭部103和半導體襯底100之間刻蝕選擇比相差較大的材料，例如氮化硅、氮化鈦等，以降低后續去除側墻104時對鰭部103的損傷。本發明的實施例中，所述側墻104的材料選擇為氮化硅，與硬掩膜層101a的材料相同。

請參考圖6，刻蝕所述鰭部103的底部103a，使所述鰭部103的底部103a由兩側側壁向中心凹陷，且所述鰭部103的底部103a的寬度Wa大于等于鰭部103的頂部103b寬度Wb的1/3。

經研究發現，由于鰭部103凸出于半導體襯底100表面，后續以鰭部103為基礎形成的柵電極距離鰭部103的底部103a較遠，因而鰭式場效應晶體管在工作時，柵電極對鰭部103的底部103a區域的控制較弱，導致該區域容易產生漏電流，影響半導體器件的性能。進一步的，為解決鰭部103的底部103a處容易產生漏電流的現象，本發明的實施例中對鰭部103的底部103a進行了刻蝕，使得所述鰭部103的底部103a由兩側側壁向中心凹陷，后續形成氧化層或絕緣層將鰭部103的底部103a緊密包裹，可以更好的防止漏電流的產生。

刻蝕所述鰭部103的底部103a時，采用的刻蝕工藝為濕法刻蝕工藝、或者為干法和濕法相結合的刻蝕工藝。由于刻蝕所述鰭部103的底部103a時，鰭部103的側壁和頂部103b分別被側墻104和硬掩膜層101a覆蓋，因而刻蝕的過程中，鰭部103的側壁和頂部103b并不會被刻蝕。本發明的實施例中，由于鰭部103的底部103a的材料為硅，在進行濕法刻蝕工藝時，所采用的化學試劑為堿性試劑，例如四甲基氫氧化銨。

在本發明的其他實施例中，當采用干法和濕法相結合的刻蝕工藝時，所述干法刻蝕工藝采用氣體流量為50sccm～1000sccm的CF₄、100sccm～3000sccm的He、50sccm～1000sccm的O₂，刻蝕功率為100W～3000W，刻蝕腔室壓強0.1Mt～20Mt；所述濕法刻蝕工藝采用的化學試劑仍然為堿性試劑，如四甲基氫氧化銨。

需要說明的是，無論采取何種刻蝕方式，只需保證刻蝕完成后，鰭部103的底部103a的寬度Wa大于等于鰭部103的頂部103b寬度Wb的1/3，以免刻蝕后的鰭部103發生斷裂。

請參考圖7，去除所述側墻104；氧化所述鰭部103表面和半導體襯底100表面，形成覆蓋所述鰭部103頂部103b和側壁、并覆蓋所述半導體襯底100表面的氧化薄膜105。

去除所述側墻104，以利于后續工藝的順利進行。去除所述側墻104采用的工藝為刻蝕工藝，例如干法刻蝕工藝。

所述氧化薄膜105用于修復刻蝕后的鰭部103表面和半導體襯底100表面。所述氧化薄膜105的形成工藝為氧化工藝，其材料為氧化硅。本發明的實施例中，氧化鰭部103表面和半導體襯底100表面后，還進行退火工藝，經刻蝕后鰭部103和半導體襯底100表面的硅原子發生轉移，使刻蝕后原本在微觀下凹凸不平的鰭部103和半導體襯底100表面更平滑、質量更高，以利于后續提高半導體器件的性能。

本發明的實施例中，由于第一區域I內的多個鰭部間距離較近，第二區域II內的多個鰭部間距離也較近，所述氧化薄膜105將第一區域I內和第二區域II內的多個鰭部間的間隙填滿，而第一區域I最右側的鰭部103和第二區域II最左側的鰭部103之間相距則較遠，形成氧化薄膜105后，上述兩個鰭部103之間仍然具有較大間隙。

需要說明的是，在本發明的其他實施例中，可以是第一區域I內的多個鰭部103相距較近，而第二區域II內的多個鰭部103相距較遠，形成的氧化薄膜105填充滿第一區域I內的鰭部103之間的間隙，而未填充滿第二區域II內的多個鰭部103間的間隙；也可以是第一區域I內的多個鰭部103和第二區域II內的多個鰭部103均相距較遠，形成氧化薄膜105后，所述第一區域I和第二區域II的相鄰鰭部103之間仍具有較大縫隙。

請參考圖8，形成覆蓋所述鰭部103頂部103b和側壁的絕緣薄膜106，所述絕緣薄膜106位于所述半導體襯底100表面，且其導熱系數大于等于30瓦/米·度。

如前文所述，氧化薄膜105的導熱性能較差，例如，當氧化薄膜105為氧化硅時，其導熱系數僅為7.6瓦/米·度，因而若僅以氧化薄膜105作為隔離鰭部的材料，后續半導體器件工作時，所述鰭部和半導體襯底周圍產生的熱量是難以及時傳導出去的，半導體器件的溫度容易迅速升高，影響其性能。

經過進一步研究發現，氮化鋁的導熱系數遠高于傳統的氧化硅材料，達150瓦/米·度-180瓦/米·度，并且氮化鋁具有耐高壓、耐高溫、耐腐蝕等特性，將其作為隔離鰭部的材料時，在提高半導體器件的散熱性的同時，可有效提高半導體器件在復雜環境中的絕緣性能。因此，本發明的實施例中，在形成上述氧化薄膜105后，還形成所述絕緣薄膜106，用于后續在起到絕緣效果的同時，提高半導體器件的散熱性。

經研究發現，當所述絕緣薄膜106的導熱系數大于等于30瓦/米·度時，即可較好的滿足半導體器件的散熱需要，半導體器件不易迅速升溫，器件性能優越。本發明的實施例中，基于現有工藝方法和水平，選擇導熱系數為150瓦/米·度-180瓦/米·度的氮化鋁作為絕緣薄膜106的材料，可采用原子層沉積工藝形成質量較好的絕緣薄膜106。形成的絕緣薄膜的質量較好，即使是具有多個鰭部的情況，所述絕緣薄膜也可以較好的填充在相鄰鰭部的縫隙之間，有助于后續形成絕緣性能較好的絕緣層。

需要說明的是，在本發明的其他實施例中，所述絕緣薄膜106的材料還可以為導熱系數為45瓦/米·度的氧化鋁或其他導熱系數大于氧化硅的導熱系數的材料。

需要說明的是，在本發明的其他實施例中，可以不形成氧化薄膜105，而直接形成絕緣薄膜106，在此不再贅述。

需要說明的是，在本發明的其他實施例中，只要相鄰鰭部103間存在間隙，均可用絕緣薄膜106填充滿。

請參考圖9，平坦化所述絕緣薄膜106和氧化薄膜105，直至暴露出硬掩膜層101a。

為便于后續工藝的進行，在形成絕緣薄膜106后，需進一步平坦化，以暴露出硬掩膜層101a，所述暴露出硬掩膜層101a在后續工藝中被去除。本發 明的實施例中，所述平坦化工藝為化學機械研磨工藝。

需要說明的是，在本發明的其他實施例中，所述平坦化工藝還可以為其他工藝，例如可直接進行刻蝕工藝，在此不再贅述。

請參考圖10，刻蝕去除部分厚度的絕緣薄膜106(如圖9所示)，暴露出所述鰭部103頂部103b和部分側壁，形成表面低于鰭部103的頂部103b表面的絕緣層106a。

刻蝕去除部分厚度的絕緣薄膜106，暴露出所述鰭部103頂部103b和部分側壁，以利于后續在暴露出來的部分鰭部103頂部和側壁形成柵極結構，以及位于柵極結構兩側的鰭部103內的源極和漏極。本發明的實施例中，硬掩膜層101a在刻蝕去除部分厚度的絕緣薄膜106形成絕緣層106a的過程中可以保護鰭部103的頂部103b不受損壞。較為優選的情況為，選擇合適厚度和材料的硬掩膜層101a，使得形成絕緣層106a后硬掩膜層101a剛好刻蝕完畢，暴露出鰭部103的頂部103b。在本發明的實施例中，在形成絕緣層106a后，還有部分厚度的硬掩膜層101a剩余，可進一步將剩余的硬掩膜層101a去除，在此不在贅述。

需要說明的是，在刻蝕去除部分厚度的絕緣薄膜106的同時，所述氧化薄膜105(如圖9所示)也被刻蝕，形成了氧化層105a，所述氧化層105a包裹鰭部103的底部103a并覆蓋半導體襯底100。

所述絕緣層106a用于隔離相鄰鰭部103、以及后續形成的柵電極和半導體襯底100等。本發明的實施例中，所述絕緣層106a和氧化層105a共同隔離相鄰鰭部103、以及后續形成的柵電極和半導體襯底100等，不僅可以有效降低鰭部103底部103a處的漏電流，還能很好的起到絕緣作用，且形成的半導體器件的熱傳導性好，散熱較快，半導體器件的溫度變化較小，半導體器件的性能受溫度影響較小。

上述步驟完成后，還可以在暴露出的鰭部103頂部和側壁形成柵極結構，以及位于柵極結構兩側的鰭部103內的源極和漏極等，在此不再贅述。

相應的，請繼續參考圖10，本發明的實施例還提供了一種采用上述方法形成的半導體器件，包括：提供半導體襯底100，所述半導體襯底100表面具 有凸起的鰭部103；位于所述鰭部103側壁的絕緣層106a，所述絕緣層106a位于所述半導體襯底100表面，且其表面低于鰭部103的頂部103b表面，所述絕緣層106a的導熱系數大于等于30瓦/米·度。

本發明的實施例中，當所述半導體襯底100包括第一區域I和第二區域II，所述第一區域I和第二區域II的半導體襯底100表面均具有多個鰭部103時，所述絕緣層106a位于第一區域I和第二區域II之間的鰭部103側壁；所述絕緣層106a的材料為氮化鋁或氧化鋁；所述鰭部103底部103a由兩側側壁向中心凹陷，且所述鰭部103底部103a的寬度大于等于鰭部103頂部103b寬度的1/3；所述鰭部103側壁還形成有氧化層105a，氧化層105a包裹鰭部103底部103a，所述絕緣層106a覆蓋所述氧化層105a表面。

更多關于本發明實施例的半導體器件的結構的描述，請參考前述半導體器件的形成方法中的相關描述，在此不再贅述。

本發明的實施例中，由于鰭部凸起于半導體襯底表面，具有一定的高度，因而對散熱較為敏感，在本發明的實施例中，半導體器件的鰭部側壁的絕緣層選用導熱系數大于等于30瓦/米·度的絕緣材料，在保證絕緣的同時，提高了傳熱速率。因此，半導體器件工作的過程中，鰭部附近或半導體襯底內產生的熱量通過上述導熱系數大的絕緣層傳導出去，可快速降低半導體器件的溫度，提高了半導體器件的散熱性，從而提高其性能。

進一步的，所述絕緣層的材料為氮化鋁，相比于傳統的氧化硅材料(導熱系數7.6瓦/米·度)，其導熱系數高達150瓦/米·度-180瓦/米·度，并且氮化鋁具有耐高壓、耐高溫、耐腐蝕等特性，在提高半導體器件的散熱性的同時，可有效提高半導體器件在復雜環境中的絕緣性能。

進一步的，所述鰭部底部由兩側側壁向中心凹陷，且所述鰭部底部的寬度大于等于鰭部頂部寬度的1/3，所述絕緣層將鰭部底部包裹，在保證半導體器件的驅動電流的同時，可有效降低半導體器件的漏電流。

雖然本發明披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。