<listing id="vjp15"></listing><menuitem id="vjp15"></menuitem><var id="vjp15"></var><cite id="vjp15"></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><menuitem id="vjp15"></menuitem></video></cite>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<menuitem id="vjp15"><strike id="vjp15"></strike></menuitem>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"></strike></var>
<var id="vjp15"></var>
<var id="vjp15"></var>
<var id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></var>
<menuitem id="vjp15"></menuitem><cite id="vjp15"><video id="vjp15"></video></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></cite>
<var id="vjp15"></var>
<var id="vjp15"></var>
<menuitem id="vjp15"><span id="vjp15"><thead id="vjp15"></thead></span></menuitem>
<cite id="vjp15"><video id="vjp15"></video></cite>
<menuitem id="vjp15"></menuitem>

絕緣層上頂層硅襯底及其制造方法與流程

文檔序號:11235588閱讀:683來源:國知局
絕緣層上頂層硅襯底及其制造方法與流程

本發明有關于一種絕緣層上頂層硅襯底及其制造方法。



背景技術:

近年來,已經有業界利用絕緣材料表面形成單晶半導體層的絕緣層上頂層硅(soi)襯底來代替使用體硅晶圓于半導體集成電路的制造之中。因為使用soi襯底的優點在于可以減少晶體管的漏極與襯底之間的寄生電容,藉此提高半導體集成電路的效能。

關于半導體器件的制造方法,例如美國公告專利第5374564號是由離子注入法對硅晶圓進行氫離子注入,并在預定深度處形成離子注入層。接下來,將植入有氫離子的硅晶圓與另一片硅晶圓接合,且于兩片硅晶圓之間插置有氧化硅膜。之后,經過熱處理,以離子注入層作為分裂面,且在植入有氫離子的硅晶圓以薄膜狀分離。藉此可在接合的硅晶圓之上形成單晶硅層。例如美國公告專利第5872387號是由在重氫環境下對于已經生長好柵極氧化物的襯底進行退火,以便消除柵極氧化物與襯底之間的懸掛鍵(danglingbond)。然而此方法必須在很高的重氫環境氣壓進行,因而導致制造成本的提高。

因此,目前有需要一種改良的絕緣層上頂層硅襯底的制造方法,至少可改善上述的缺失。



技術實現要素:

本發明提供一種絕緣層上頂層硅襯底及其制造方法,可以減少晶體管的漏極與襯底之間的寄生電容,以及降低制造成本。

依據本發明一實施例,提供一種絕緣層上頂層硅襯底的制造方法,包括:提供一第一半導體襯底;在該第一半導體襯底的頂面形成一第一絕緣層;對該第一半導體襯底進行離子束注入,以便在距離該第一絕緣層的頂面的預定深度 處形成一重氫與氫氣摻雜層;提供一第二半導體襯底;在該第二半導體襯底的頂面形成一第二絕緣層;將該第一半導體襯底面對面地接合于該第二半導體襯底;對該第一半導體襯底以及該第二半導體襯底進行退火;以及將部分的第一半導體襯底與該第二半導體襯底分離,以便在該第二半導體襯底之上形成一摻雜有重氫與氫氣的半導體層。

所述的絕緣層上頂層硅襯底的制造方法,其中該第一半導體襯底包含iv族元素、sige、iii-v族化合物、iii族-氮化合物或ii-v族化合物。

所述的絕緣層上頂層硅襯底的制造方法,其中該預定深度介于0.01um至5um。

所述的絕緣層上頂層硅襯底的制造方法,其中該離子束的注入能量介于1kev至200kev,而該離子束的摻雜劑量介于1016(離子個數/cm2)至2×1017(離子個數/cm2)。

所述的絕緣層上頂層硅襯底的制造方法,其中該第二半導體襯底包含iv族元素、sige、iii-v族化合物、iii族-氮化合物或ii-v族化合物。

所述的絕緣層上頂層硅襯底的制造方法,其中該第一半導體襯底以及該第二半導體于介于攝氏200度~400度進行接合。

所述的絕緣層上頂層硅襯底的制造方法,其中該第一半導體襯底以及該第二半導體襯底進行接合的步驟更包括:潤濕該第一絕緣層以及該第二絕緣層;將潤濕后的該第一絕緣層與該第二絕緣層相互接觸;以及施壓于相互接觸的該第一絕緣層以及該第二絕緣層,使得該第一絕緣層接合于該第二絕緣層上。

所述的絕緣層上頂層硅襯底的制造方法,其中該退火步驟更包括:先加熱該第一半導體襯底以及該第二半導體襯底至攝氏600度~900度;接著冷卻該第一半導體襯底以及該第二半導體襯底至攝氏400度~600度。

所述的絕緣層上頂層硅襯底的制造方法,其中冷卻該第一半導體襯底以及該第二半導體襯底的時間介于30分鐘~120分鐘。

所述的絕緣層上頂層硅襯底的制造方法,其中該摻雜有重氫與氫氣的半導體層的厚度介于50埃~50000埃。

所述的絕緣層上頂層硅襯底的制造方法,更包括該第一半導體襯底分離于該第二半導體襯底之后,再度加熱該第二半導體襯底至攝氏10000度。

所述的絕緣層上頂層硅襯底的制造方法,其中加熱該第二半導體襯底的時間介于30分鐘~8小時。

依據本發明一實施例,提供一種絕緣層上頂層硅襯底,包括:一半導體襯底;一絕緣層,該絕緣層接合于該半導體襯底的頂面;以及一摻雜有重氫與氫氣的半導體層,該摻雜有重氫與氫氣的半導體層接合于該絕緣層的頂面。

所述的絕緣層上頂層硅襯底,其中該半導體襯底包含有iv族元素、sige、iii-v族化合物、iii族-氮化合物或ii-v族化合物。

所述的絕緣層上頂層硅襯底,其中該摻雜有重氫與氫氣的半導體層的厚度介于50埃~50000埃。

附圖說明

圖1為本發明提供的絕緣層上頂層硅襯底的制造方法的流程圖。

圖2a-2h為制造絕緣層上頂層硅襯底的剖視圖。

具體實施方式

下面結合說明書附圖和優選實施例對本發明作進一步的描述,但本發明的實施方式不限于此。

參閱圖1,為提供一實施例的絕緣層上頂層硅襯底的制造方法,包括下列步驟:

s101:提供一第一半導體襯底

s102:在第一半導體襯底的頂面形成一第一絕緣層;

s103:以重氫與氫氣為來源氣體,對第一半導體襯底注入重氫與氫氣離子束,以便在距離第一絕緣層的頂面的預定深度處形成一重氫與氫氣摻雜層;

s104:提供一第二半導體襯底;

s105:在第二半導體襯底的頂面形成一第二絕緣層;

s106:將第一半導體襯底面對面地接合于該第二半導體襯底;

s107:對相互接合的第一半導體襯底與第二半導體襯底進行退火;

s108:將部分的第一半導體襯底與該第二半導體襯底分離;以及

s109:在第二半導體襯底上形成一摻雜有重氫與氫氣的半導體層。

s110:回收利用分離后的第一半導體襯底。

為了更具體地闡述圖1的絕緣層上頂層硅襯底的制造方法,請參照圖2a-2g,為提供本發明一實施例所提供的制造絕緣層上頂層硅襯底的剖視圖。

首先,參照圖2a,制備一第一半導體襯底100,其中第一半導體襯底100的材料可包含iv族元素、sige、iii-v族元素、iii族-氮化合物或ii-v族化合物。在本實施例中,第一半導體襯底100使用單晶硅。在其他實施例中,當第一半導體襯底100的材料為sige時,ge的重量百分比介于5%~90%。

接下來,參照圖2b,于該第一半導體襯底100的頂面102形成一第一絕緣層104,其中第一絕緣層104的材料可包含sio2、sin或aln。在本實施例中,第一絕緣層104使用sio2,且其厚度大約介于0.1nm~500nm。

接著,參照圖2c,以重氫與氫氣作為來源氣體,透過電場作用而產生來源氣體的等離子體,并從等離子體中取出包含在等離子體中的離子來予以生成來源氣體的離子束,對第一半導體襯底100照射重氫與氫氣離子束108,以便于距離第一絕緣層104的頂面110的預定深度h處形成一重氫與氫氣摻雜層112,該預定深度h可藉由重氫與氫氣離子束108的加速能量以及入射角來控制,至于加速能量可藉由注入能量以及摻雜劑量來控制。在本實施例中,預定深度h介于0.1um~5um,注入能量介于1kev~200kev,而氫離子束的摻雜劑量介于1016(離子個數/cm2)~2x1017(離子個數/cm2)。

下面,參照圖2d,制備一第二半導體襯底200,其中第二半導體襯底200的材料可包含iv族元素、sige、iii-v族化合物、iii族-氮化合物或ii-v族化合物。在本實施例中,第二半導體襯底200的材料為單晶硅。

接下來,參照圖2e,于該第二半導體襯底200的頂面202形成一第二絕緣層204,其中該第二絕緣層204可包含sio2、sin或aln。在本實施例中,第二絕緣層204使用sio2,且其厚度大約介于0.05nm至10nm。

接著,參照圖2f,將第一半導體襯底100面對面地接合(bonding)于第二半導體襯底200。在本實施例中,采用親水性接合(hydrophilicbonding)的方式,接合時的溫度介于攝氏200度~400度,其中接合的詳細步驟更包括:首先濕潤第一絕緣層104與第二絕緣層204;接著將濕潤后的第一絕緣層104與第二絕緣層204相互接觸;以及最后施壓于第一絕緣層104與第二絕緣層204,使得第一絕 緣層104與第二絕緣層204緊密地相互接合。

下面,參照圖2g,對相互接合的第一半導體襯底100以及該第二半導體襯底200進行退火(annealing),而退火的詳細步驟包括:首先加熱該第一半導體襯底100與第二半導體襯底200至攝氏600度~900度;接著,冷卻第一半導體襯底100與第二半導體襯底200至攝氏400度~600度,而冷卻時間大約30分鐘~120分鐘。經過退火后,原本相連的重氫與氫氣摻雜層112會分裂為復數個相互間隔的重氫與氫氣摻雜氣泡區塊300(bubbleformation)。

接著,參照圖2h,將部分的第一半導體襯底100與該第二半導體襯底200分離,以便形成一包含有該些重氫與氫氣摻雜氣泡區塊300的半導體層400于相互接合的第一絕緣層104與第二絕緣層204上。

值得一提的,分離后的第一半導體襯底100,更可進一步進行化學機械研磨(cmp)與清洗(clean),使得分離后的第一半導體襯底100得以回收利用,達到節省成本的效果。至于接合有半導體層400的第二半導體襯底200可進行再度加熱至攝氏10000度,而再度加熱時間介于30分鐘~8小時。

由于懸掛鍵(danglingbond)含有極高的活性,容易形成陷阱中心(trapcenter),造成電子空穴對的再度結合,因而降低半導體器件對于熱載流子效應的恢復力。藉由本發明所提供的絕緣層上頂層硅襯底來制造半導體器件,除了可以減少晶體管的漏極與襯底之間的寄生電容之外。將來于絕緣層上頂層硅襯底生長柵極氧化物時,摻雜于襯底內的重氫原子會向外擴散至柵極氧化物與該襯底之間的接口與半導體原子共價鍵結(covalentlybound),以便消除懸掛鍵而有效率地提升半導體器件對于熱載流子效應(hotcarriereffect)載流子的恢復力(resilience)。再者,由于不需要很高的重氫氣壓,制造成本大大降低。

以上所揭露的僅為本發明的優選實施例而已,當然不能以此來限定本發明之權利范圍,因此依本發明申請專利范圍所作的等同變化,仍屬本發明所涵蓋的范圍。

當前第1頁1 2 
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
韩国伦理电影