鰭式場效晶體管器件的制作方法

本發明實施例是關于鰭式場效晶體管(finfet)器件及其形成方法。

背景技術：

半導體集成電路(ic)產業經歷了快速的成長。在ic材料和設計技術方面的技術精進使ic有世代的演進，相較于前一世代，下一世代的ic體積更小且電路更為復雜。在集成電路進化的過程中，功能密度(亦即，每芯片面積的互連器件的數量)不斷地增加，而幾何尺寸(即，可使用制造過程所產生的最小器件或線)不斷地縮小。這樣的按比例縮小工藝通常通過提高生產效率以及降低相關成本來提供益處。

這種按比例縮小增加了處理和制造ic的復雜性，并且為了實現這些進步，需要ic處理和制造中的類似發展。舉例來說，引進例如鰭式場效晶體管的三維晶體管來代替平面晶體管。盡管現有的鰭式場效晶體管器件及其形成方法對于它們的預期目的通常已經足夠，然而它們不是在所有方面都令人完全滿意。舉例來說，將絕緣材料填入緊鄰的柵極之間而不產生孔洞(void)是相當困難的，且因此降低了鰭式場效晶體管器件的效能。希望在這方面有所改良。

技術實現要素：

根據本發明的一些實施例，一種鰭式場效晶體管器件包括襯底、第一柵極、第二柵極以及絕緣墻。襯底具有在第一方向上延伸的至少一第一鰭以及至少一第二鰭。第一柵極在與所述第一方向不同的第二方向上延伸，且橫跨所述至少一第一鰭。第二柵極在所述第二方向上延伸，且橫跨所述至少一第二鰭。所述第一柵極的端部(end)與第二柵極的端部彼此面對。絕緣墻在所述第一方向上延伸，位于所述第一柵極的端部與所述第二柵極的端部之間，且與所述第一柵極以及所述第二柵極中的每一者的柵介電材料實體接觸(physicalcontact)。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明實施例的各個方面。請注意，根據產業中的標準實務，各種特征未按比例繪制。實際上，為了清楚地討論，各種特征的尺寸可以任意地增大或減小。

圖1a至圖1h為根據一些實施例所示出的鰭式場效晶體管器件的形成方法的立體示意圖。

圖2以及圖3為根據替代性實施例所示出的鰭式場效晶體管器件的立體示意圖。

圖4a至圖4c為根據另一些替代性實施例所示出的鰭式場效晶體管器件的形成方法的立體示意圖。

具體實施方式

以下揭露內容提供許多不同的實施例或實例，用于實現所提供標的物的不同特征。以下所描述的構件及配置的具體實例是為了以簡化的方式傳達本揭露為目的。當然，這些僅僅為實例而非用以限制。舉例來說，于以下描述中，在第一特征上方或在第一特征上形成第二特征可包括第二特征與第一特征形成為直接接觸的實施例，且亦可包括第二特征與第一特征之間可形成有額外特征使得第二特征與第一特征可不直接接觸的實施例。此外，本揭露在各種實例中可使用相同的器件符號和/或字母來指代相同或類似的部件。器件符號的重復使用是為了簡單及清楚起見，且并不表示所欲討論的各個實施例和/或配置本身之間的關系。

另外，為了易于描述附圖中所示出的一個構件或特征與另一構件或特征的關系，本文中可使用例如「在…下」、「在…下方」、「下部」、「在…上」、「在…上方」、「上部」及類似術語的空間相對術語。除了附圖中所示出的定向之外，所述空間相對術語意欲涵蓋器件在使用或操作時的不同定向。設備可被另外定向(旋轉90度或在其他定向)，而本文所用的空間相對術語相應地做出解釋。

圖1a至圖1h為根據一些實施例所示出的鰭式場效晶體管器件的形成方法的立體示意圖。

請參照圖1a，提供了其上具有多個分開的鰭102a至102d的襯底100。在一些實施例中，襯底100為半導體襯底，例如硅襯底、絕緣體上硅(soi)襯底、硅鍺(sige)襯底，或由其他合適的半導體材料所形成的襯底。在一些實施例中，襯底100具有彼此相鄰的第一區10以及第二區20。在一些實施例中，第一區10為n型金氧半導體(nmos)區，且第二區20為p型金氧半導體(pmos)區。在替代性實施例中，第一區10為pmos區，且第二區20為nmos區。

在一些實施例中，鰭102a至102d在第一方向上延伸。在一些實施例中，鰭102a至102d以及襯底100由相同材料所構成，例如硅。在替代性實施例中，包括于鰭102a至102d中的材料不同于襯底100的材料。舉例來說，鰭102a至102d包括硅鍺，而襯底100包括硅。

在一些實施例中，于第一區10中提供至少一鰭102a以及至少一鰭102b，且于第二區20中提供至少一鰭102c以及至少一鰭102d。具體而言，在第一區10中，鰭102a以及鰭102b配置為互相平行，且其端部彼此對齊。在第二區20中，鰭102c以及102d配置為互相平行，且其端部彼此對齊。

在一些實施例中，鰭102a以及鰭102c以端對端(end-to-end)的方式沿第一方向配置，且鰭102b以及鰭102d以端對端的方式沿相同方向配置。具體而言，至少一鰭102a的一端部面對至少一鰭102c的對應端部，且至少一鰭102b的一端部面對至少一鰭102d的對應端部。

請繼續參照圖1a，襯底100更具有形成于其上的隔離層104。在一些實施例中，隔離層104覆蓋鰭102a至102d的下部且裸露出鰭102a至102d的上部。在一些實施例中，隔離層104為淺溝槽隔離(sti)結構。隔離層104包括介電材料，例如氧化硅。鰭102a至102d以及隔離層104可使用各種現有的合適的方法來形成，例如間隙壁雙重圖案化技術(spacerdoublepatterningtechnique；sdpt)。

請參照圖1b至圖1c，于鰭102a與鰭102b之間、鰭102c與鰭102d之間形成絕緣墻116，絕緣墻116與鰭102a至102d平行。在一些實施例中，于隔離層104上形成絕緣層106，且絕緣層106覆蓋鰭102a至102d，如圖1b所示。在一些實施例中，絕緣層106包括氧化硅、氮化硅、氮氧化硅、碳化硅(siliconcarbide)、氧化銅(copperoxide)、氧化鎳(nickeloxide)、氧化鋅(zincoxide)、氧化鑭錳(lanthanummanganeseoxide)、氧化鑭銅(lanthanumcopperoxide)或其組合。在一些實施例中，絕緣層106由單一材料所構成。在替代性實施例中，絕緣層106包括依序堆疊于隔離層104上的多個水平薄膜(horizontalfilms)。絕緣層106由合適的工藝所形成，例如物理氣相沉積(pvd)、濺鍍、化學氣相沉積(cvd)、原子層沉積(ald)或其組合。

然后，于絕緣層106上形成掩模層108。在一些實施例中，掩模層108包括光敏材料，例如正光刻膠或負光刻膠。在替代性實施例中，掩模層108為三層光刻膠，其包括底層、位于底層上的中間層(例如，含硅硬掩模層)，以及位于中間層上的光刻膠層。將光刻膠層中所形成的圖案先轉移至中間層，再轉移至底層，且因此定義下伏目標圖案。在另一些替代性實施例中，掩模層108包括介電材料，且此介電材料的蝕刻選擇比不同于絕緣層106的蝕刻選擇比。舉例來說，絕緣層106與掩模層108的蝕刻選擇比為大于約5。在一些實施例中，掩模層108由光刻工藝所形成。在替代性實施例中，通過合適的工藝(例如，旋轉涂布、pvd、cvd、ald或其組合)以及后續的光刻蝕刻工藝，來形成掩模層108。

然后，使用掩模層108作為蝕刻掩模，移除部分絕緣層106，以形成與鰭102a至102d平行的絕緣墻116，如圖1c所示。所述移除步驟包括干蝕刻工藝。在一些實施例中，絕緣墻116橫越(traverse)第一區10以及第二區20，例如橫越nmos區以及pmos區。具體而言，絕緣墻116的延伸方向(例如第一方向)與鰭102a至102d的延伸方向相同，且絕緣墻116配置于鰭102a與鰭102b之間以及鰭102c與鰭102d之間。

請參照圖1d，虛設層(dummylayer)110形成為圍繞鰭102a至102d以及絕緣墻116。在一些實施例中，虛設層110包括含硅材料，例如多晶硅或非晶硅。虛設層110的形成方法包括進行合適的工藝(例如pvd、cvd或ald)以及后續的平坦化工藝(例如化學機械拋光(cmp)或回蝕刻)。在一些實施例中，虛設層110的表面與絕緣墻116的表面實質上共平面。具體而言，虛設層110覆蓋鰭102a至102d且裸露出絕緣墻116的頂表面。

然后，于虛設層110的表面上以及絕緣墻116的裸露出的頂表面上形成蝕刻中止層112。蝕刻中止層112包括氮化硅或氮化鈦，且由合適的工藝所形成，例如pvd、cvd、ald或類似方法。

接著，于蝕刻中止層112上形成頂蓋層(cappinglayer)114。在一些實施例中，頂蓋層114為絕緣層，其包括氧化硅、氮化硅、氮氧化硅、碳化硅、氧化銅、氧化鎳、氧化鋅、氧化鑭錳、氧化鑭銅或其組合。在一些實施例中，包括于頂蓋層114中的材料與絕緣墻116的材料相同。在替代性實施例中，頂蓋層114以及絕緣墻116由不同材料所構成。在一些實施例中，頂蓋層114為掩模層或光刻膠層。

接著，于頂蓋層114上方形成光刻膠圖案117a至117d。在一些實施例中，光刻膠圖案117a至117d在與第一方向不同的第二方向上延伸。在一些實施例中，光刻膠圖案117a至117d中的每一者為三層光刻膠，其包括底層(例如，含碳/氧層)、位于底層上的中間層(例如，硬掩模層)，以及位于中間層上的光刻膠層。在一些實施例中，通過合適的工藝(例如，旋轉涂布、pvd、cvd、ald或其組合)以及后續的光刻蝕刻工藝，來形成光刻膠圖案117a至117d。

請參照圖1e，使用光刻膠圖案117a至117d作為蝕刻掩模，移除部分頂蓋層114以及部分蝕刻中止層112，以將光刻膠圖案117a至117d的圖案依序地轉移至下伏層。所述圖案轉移步驟包括進行至少一干蝕刻工藝。

在一些實施例中，于圖案轉移步驟之后，裸露出絕緣墻116的頂表面，并提供掩模圖案115a至115d于虛設層110上。在一些實施例中，掩模圖案115a包括頂蓋圖案114a以及蝕刻中止圖案112a，掩模圖案115b包括頂蓋圖案114b以及蝕刻中止圖案112b，掩模圖案115c包括頂蓋圖案114c以及蝕刻中止圖案112c，且掩模圖案115d包括頂蓋圖案114d以及蝕刻中止圖案112d。

請繼續參照圖1e，使用掩模圖案115a至115d以及絕緣墻116作為蝕刻掩模，移除部分虛設層110，且因此于隔離層104上、對應掩模圖案115a至115d的下方形成虛設柵極110a至110d。虛設柵極110a至110d形成為分別橫跨(across)鰭102a至102d。在一些實施例中，虛設柵極110a至110d的延伸方向不同于(例如，垂直于)鰭102a至102d的延伸方向。

在一些實施例中，第一區10中的虛設柵極110a以及虛設柵極110b以端對端的方式配置于絕緣墻116兩側，且第二區20中的虛設柵極110c以及虛設柵極110d以端對端的方式配置于絕緣墻116兩側。在一些實施例中，絕緣墻116與虛設柵極110a以及虛設柵極110b的面對端部(facingends)實體接觸，且與虛設柵極110c以及虛設柵極110d的面對端部實體接觸。然后，通過合適的技術(例如干蝕刻工藝、濕蝕刻工藝或其組合)移除掩模圖案115a至115d。

請參照圖1f，于虛設柵極110a至110d以及絕緣墻116中的每一者的兩側上均形成間隙壁。在一些實施例中，于隔離層104上形成間隙壁材料層，且間隙壁材料層覆蓋虛設柵極110a至110d以及絕緣墻116，接著，進行各向異性蝕刻工藝以移除部分間隙壁材料層。于各向異性蝕刻工藝之后，在第二方向上延伸的間隙壁118a至118d分別形成于虛設柵極110a至110d的側壁上，且在第一方向上延伸的間隙壁118e形成于絕緣墻116的側壁上。具體而言，于虛設柵極110a的相對側壁上形成間隙壁118a，于虛設柵極110b的相對側壁上形成間隙壁118b，于虛設柵極110c的相對側壁上形成間隙壁118c，以及于虛設柵極110d的相對側壁上形成間隙壁118d。另外，于絕緣墻116的相對側壁上形成間隙壁118e。在一些實施例中，間隙壁118e的一部分配置于虛設柵極110a與虛設柵極110c之間且連接至部分間隙壁118a以及部分間隙壁118c，以形成一個u形間隙壁；間隙壁118e的另一部分配置于虛設柵極110b以及虛設柵極110d之間且連接至部分間隙壁118b以及部分間隙壁118d，以形成另一個u形間隙壁。

請注意，由于虛設柵極110a至110d形成為連接絕緣墻116，因此，絕緣墻116與虛設柵極110a至110d中的每一者之間不存在所述間隙壁118a至118e中的一者。

在一些實施例中，間隙壁118a至118e包括氧化硅、氮化硅、氮氧化硅或其組合。在一些實施例中，間隙壁118a至118e由單一材料所構成，且間隙壁118a至118e的材料不同于絕緣墻116的材料。在替代性實施例中，間隙壁118a至118e中的每一者為多層結構。

請參照圖1g，作為源極/漏極區的外延區119a至119d形成于對應鰭102a至102d的兩側。在一些實施例中，通過使用合適的技術(例如，各向異性蝕刻工藝)移除鰭102a至102d裸露出的上部，且因此，于隔離層104中形成凹陷。然后，通過從凹陷選擇性成長外延層，以形成外延區119a至119d。在一些實施例中，外延區119a至119d包括硅鍺、碳化硅或磷酸硅(siliconphosphate)。在一些實施例中，當第一區10為nmos區且第二區20為pmos區時，外延區119a以及外延區119b包括硅鍺且外延區119c以及外延區119d包括碳化硅或磷酸硅。在替代性實施例中，當第一區10為pmos區且第二區20為nmos區時，外延區119a以及外延區119b包括碳化硅或磷酸硅且外延區119c以及外延區119d包括硅鍺。在一些實施例中，當需要時，可視情況將n型摻質或p型摻質植入外延區119a至119d中。于形成外延區119a至119d之后，可通過硅化(siliciding)外延區119a至119d的頂部，形成硅化物(silicide)區(未示出)。

請繼續參照圖1g，介電層120形成為圍繞虛設柵極110a至110d以及絕緣墻116。介電層120包括含碳氧化物、硅酸鹽玻璃(silicateglass)或合適的介電材料。在一些實施例中，介電層120由單一材料所構成。在替代性實施例中，介電層120包括多層結構。可填入介電層120直到其頂表面高于虛設柵極110a至110d的頂表面。接著，進行例如cmp的平坦化步驟，移除多余的介電層120。在一些實施例中，虛設柵極110a至110d用作拋光中止層，使得介電層120的頂表面與虛設柵極110a至110d的頂表面實質上齊平。

然后，移除虛設柵極110a至110d，以于介電層120中形成溝槽122a至122d。所述移除步驟包括進行合適的蝕刻工藝。在一些實施例中，溝槽122a至122d中的每一者裸露出部分絕緣墻116。

請參照圖1h，于溝槽122a至122d中形成柵極130a至130d(或稱為“置換柵極”)。在一些實施例中，柵極130a包括柵介電層126a以及金屬層128a，其中柵介電層126a形成于溝槽122a的側壁與底面上以及鰭102a的頂面與側壁上，且金屬層128a填入剩余的溝槽122a。類似地，柵極130b包括柵介電層126b以及金屬層128b，其中柵介電層126b形成于溝槽122b的側壁與底面上以及鰭102b的頂面與側壁上，且金屬層128b填入剩余的溝槽122b。柵極130c包括柵介電層126c以及金屬層128c，其中柵介電層126c形成于溝槽122c的側壁與底面上以及鰭102c的頂面與側壁上，且金屬層128c填入剩余的溝槽122c。柵極130d包括柵介電層126d以及金屬層128d，其中柵介電層126d形成于溝槽122d的側壁與底面上以及鰭102d的頂面與側壁上，且金屬層128d填入剩余的溝槽122a。

在一些實施例中，柵介電層126a至126d中的每一者與部分絕緣墻116實體接觸。在一些實施例中，包括于柵介電層126a至126d中的材料不同于絕緣墻116的材料。柵介電層126a至126d包括氧化硅、氮氧化硅、介電常數大于7的介電材料(貫穿全文，稱為“高k材料”)或其組合。在一些實施例中，高k材料包括金屬氧化物，例如hfo、lao、alo、zro、tio、ta2o5、y2o3、sto、bto、bazro、hfzro、hflao、hftao、hftio、其組合或合適的材料。在替代性實施例中，高k材料可視情況包括硅酸鹽(silicate)，例如hfsio、lasio、alsio、其組合或合適的材料。柵介電層126a至126d的形成方法包括進行分子束沉積(mbd)、cvd、ald、pvd或類似方法。在一些實施例中，通過熱氧化工藝，可于高k材料與鰭102a至102d中的每一者之間形成氧化物層，例如氧化硅層。

在一些實施例中，金屬層128a至128d中的每一者包括tin、tac、tan、tasin、hfn、zrsi2、mosi2、tasi2、nisi2、wn或類似物。在一些實施例中，當第一區10為nmos區且第二區20為pmos區時，金屬層128a以及金屬層128b包括n型功函數金屬材料且金屬層128c以及金屬層128d包括p型功函數金屬材料。在替代性實施例中，當第一區10為pmos區且第二區20為nmos區時，金屬層128a以及金屬層128b包括p型功函數金屬材料且金屬層128c以及金屬層128d包括n型功函數金屬材料。通過各種沉積技術(例如，cvd、pvd、濺鍍、電鍍或類似方法)，形成金屬層128a至128d。由此形成本發明實施例的鰭式場效晶體管器件。

在上述實施例中，每一個柵極形成為橫跨單一鰭，如圖1h所示。然而，本發明實施例不以此為限。在一些實施例中，當需要時，可提供多個鰭。舉例來說，柵極130a形成為橫跨多個鰭102a，柵極130b形成為橫跨多個鰭102b，柵極130c形成為橫跨多個鰭102c，以及柵極130d形成為橫跨多個鰭102d，如圖2所示。

在上述實施例中，絕緣墻116由單一材料所構成，其用于說明的目的，并不用以限定本發明實施例。所屬領域的一般技術人員應理解，依工藝需要，絕緣墻116可為多層結構。在一些實施例中，絕緣墻116包括(由下而上)水平堆疊層116a至116c，如圖3所示。水平堆疊層116a至116c中的每一者包括氧化硅、氮化硅、氮氧化硅、碳化硅、氧化銅、氧化鎳、氧化鋅、氧化鑭錳、氧化鑭銅或其組合。在一些實施例中，水平堆疊層116a至116c可提供漸變的應力分布，以緩和薄膜應力。水平堆疊層的數目不以本發明實施例為限。

在一些實施例中，絕緣墻116具有約1至60埃的寬度以及約10至500埃的高度。在一些實施例中，水平堆疊層116a至116c中的每一者具有約1至60埃的寬度以及約10至500埃的高度。

在本發明實施例中，于定義端對端的柵極(例如，虛設柵極或金屬柵極)之前，先形成并埋入絕緣墻116，以有效地解決現有的隔離不佳問題。在現有的方法中，間隙壁形成為環繞端對端的虛設柵極中的每一者的四側，接著，介電層填入虛設柵極之間的間隙開口(gapopening)中。在此情況下，例如間隙壁的預先沉積層(pre-depositlayer)會窄化上述間隙開口，且因此，孔洞會產生于虛設柵極之間的間隙開口中。然而，本發明實施例中不會看到此種孔洞。具體而言，于形成端對端的虛設柵極之前，先形成并埋入本發明實施例的絕緣墻，且因此，可避免由于預先層的沉積/形成所造成的間隙開口的窄化。換句話說，在本發明實施例中，于端對端的虛設柵極的面對端部上不會存在現有的間隙壁。

將參照圖1h、圖2以及圖3描述本發明實施例的鰭式場效晶體管器件的結構。

在一些實施例中，如圖1h、圖2以及圖3所示，鰭式場效晶體管器件包括襯底100、柵極130a至130d以及絕緣墻116。襯底100具有第一區10中的至少一鰭102a以及至少一鰭102b以及第二區20中的至少一鰭102c以及至少一鰭102d。鰭102a至102d互相平行且在第一方向上延伸。在一些實施例中，第一區10以及第二區20中的一者為nmos區，且第一區10以及第二區20中的另一者為pmos區。

柵極130a配置于隔離層104上且橫跨至少一鰭102a。柵極130b配置于隔離層104上且橫跨至少一鰭102b。柵極130c配置于隔離層104上且橫跨至少一鰭102c。柵極130d配置于隔離層104上且橫跨至少一鰭102d。柵極130a至130d互相平行且在與第一方向不同的第二方向上延伸。另外，柵極130a的端部與柵極130b的端部彼此面對，且柵極130c的端部與柵極130d的端部彼此面對。在一些實施例中，柵極130a至130d為金屬柵極。

絕緣墻116位于柵極130a的端部與柵極130b的端部之間且與柵極130a的端部以及柵極130b的端部接觸，以及位于柵極130c的端部與柵極130d的端部之間且與柵極130c的端部與柵極130d的端部接觸。具體而言，連續且無孔洞的(void-free)絕緣墻116位于柵極130a的端部與柵極130b的端部之間且與柵極130a的柵介電層126a以及柵極130b的柵介電層126b實體接觸，以及位于柵極130c的端部與柵極130d的端部之間且與柵極130c的柵介電層126c以及柵極130d的柵介電層126d實體接觸。絕緣墻116在第一方向上延伸且橫越第一區10以及第二區20，例如橫越nmos區以及pmos區。在一些實施例中，絕緣層116由單一材料所構成，如圖1h以及圖2所示。在替代性實施例中，絕緣層116包括多個水平堆疊層116a至116c，如圖3所示。

本發明實施例的鰭式場效晶體管結構還包括介電層120。介電層120形成為環繞或圍繞柵極130a至130d以及絕緣墻116。在一些實施例中，絕緣墻116的材料不同于介電層120的材料。在替代性實施例中，絕緣墻116以及介電層120包括相同材料。

本發明實施例的鰭式場效晶體管結構還包括間隙壁118a至118e。間隙壁118a配置于柵極130a兩側。間隙壁118b配置于柵極130b兩側。間隙壁118c配置于柵極130c兩側。間隙壁118d配置于柵極130d兩側。間隙壁118e配置于絕緣墻116兩側。另外，間隙壁118a至118d以及柵極130a以及130d在一個方向上延伸，且間隙壁118e以及絕緣墻116在與該個方向不同的另一個方向上延伸。

在上述實施例中，絕緣墻116用于隔離端對端的柵極，其用于說明的目的，并不用以限定本發明實施例。在一些實施例中，絕緣墻不僅可用于隔離端對端的柵極，更可用于隔離相鄰的有源區。

圖4a至圖4c為根據另一些替代性實施例所示出的鰭式場效晶體管器件的形成方法的立體示意圖。

圖4a至圖4c的方法類似于圖1a至圖1h的方法，其差異處在于絕緣墻的形狀。具體而言，圖1a至圖1h的方法中的絕緣墻116為長條狀圖案，而圖4a至圖4c的方法中的絕緣墻216為十字形狀圖案。

請參照圖4a，提供襯底100，襯底100上具有鰭102a至102d以及隔離層104，隔離層104形成為覆蓋鰭102a至102d的下部。在一些實施例中，鰭102a以及鰭102b提供于第一區10中，且鰭102c以及鰭102d提供于與第一區10相鄰的第二區20中。

然后，于襯底100上形成絕緣層106，且絕緣層106覆蓋鰭102a至102d。接著，于絕緣層106上形成掩模層208。在一些實施例中，掩模層208包括在第一方向上延伸的第一掩模層208a以及在與第一方向不同的第二方向上延伸的第二掩模層208b。

請參照圖4b，通過使用掩模層208作為蝕刻掩模，移除部分絕緣層104，且因此，于隔離層104上形成絕緣墻216。絕緣墻216包括在第一方向上延伸的第一絕緣墻216a以及在第二方向上延伸的第二絕緣墻216b。在一些實施例中，第一絕緣墻216a形成為橫跨第一區10以及第二區20，且第二絕緣墻216b形成為位于第一區10與第二區20之間。具體而言，提供第一絕緣墻216a以將端對端的柵極彼此隔離，且提供第二絕緣墻216b以將相鄰的有源區彼此隔離。

請參照圖4c，進行圖1d至圖1h的類似步驟，以形成分別橫跨鰭102a至102d的柵極130a至130d。由此完成本發明實施例的鰭式場效晶體管器件。在一些實施例中，間隙壁118f還包括于圖4c的鰭式場效晶體管器件中。在一些實施例中，間隙壁118e形成于第一絕緣墻216a的相對側壁上，且間隙壁118f形成于第二絕緣墻216b的相對側壁上。間隙壁118f以及柵極130a至130d在相同方向上延伸。

在上述實施例中，當本發明實施例的方法應用于“后高k(high-klast)”鰭式場效晶體管器件工藝時，絕緣墻與端對端的金屬柵極的柵介電材料接觸。然而，本發明實施例不以此為限。在一些實施例中，當本發明實施例的方法應用于“先高k(high-kfirst)”鰭式場效晶體管器件工藝時，絕緣墻形成為與端對端的金屬柵極的金屬材料接觸。在替代性實施例中，當本發明實施例的方法應用于平面器件工藝時，絕緣墻形成為與端對端的含硅柵極接觸。

基于上述，當器件尺寸微縮至7nm或更小尺寸時，本發明實施例提供一種新穎的制造過程以解決線對線(line-to-line)、端對端(end-to-end)和/或器件對器件(device-to-device)的隔離不佳問題。具體而言，于定義晶體管之前或形成導線之前，先形成并埋入絕緣墻，且因此，可避免由于預先層的沉積/形成所造成的間隙開口的窄化，而可有效地改良器件的效能。

根據本發明的一些實施例，一種鰭式場效晶體管器件包括襯底、第一柵極、第二柵極以及絕緣墻。襯底具有在第一方向上延伸的至少一第一鰭以及至少一第二鰭。第一柵極在與所述第一方向不同的第二方向上延伸，且橫跨所述至少一第一鰭。第二柵極在所述第二方向上延伸，且橫跨所述至少一第二鰭，其中所述第一柵極的端部與第二柵極的端部彼此面對。絕緣墻在所述第一方向上延伸，位于所述第一柵極的端部與所述第二柵極的端部之間，且與所述第一柵極以及所述第二柵極中的每一者的柵介電材料實體接觸。

在上述鰭式場效晶體管器件中，所述絕緣墻包括氧化硅、氮化硅、氮氧化硅、碳化硅、氧化銅、氧化鎳、氧化鋅、氧化鑭錳、氧化鑭銅或其組合。

在上述鰭式場效晶體管器件中，所述柵介電材料包括介電常數大于7的介電材料。

在上述鰭式場效晶體管器件中，還包括第一間隙壁、第二間隙壁以及第三間隙壁。第一間隙壁配置于所述第一柵極兩側。第二間隙壁配置于所述第二柵極兩側。第三間隙壁配置于所述絕緣墻兩側。

上述鰭式場效晶體管器件中，所述第一柵極以及所述第二柵極中的每一者包括金屬。

上述鰭式場效晶體管器件中，所述至少一第一鰭包括多個第一鰭且所述第一柵極橫跨所述多個第一鰭，以及所述至少一第二鰭包括多個第二鰭且所述第二柵極橫跨所述多個第二鰭。

上述鰭式場效晶體管器件中，所述絕緣墻橫越nmos區以及pmos區。

根據本發明的一些替代性實施例，一種鰭式場效晶體管器件的形成方法包括以下步驟。提供襯底，所述襯底上具有至少一第一鰭、至少一第二鰭以及隔離層，所述隔離層形成為覆蓋所述至少一第一鰭以及所述至少一第二鰭的下部。于所述至少一第一鰭與所述至少一第二鰭之間形成絕緣墻，所述絕緣墻平行于所述至少一第一鰭與所述至少一第二鰭。形成分別橫跨所述至少一第一鰭以及所述至少一第二鰭的第一虛設柵極以及第二虛設柵極，其中所述第一虛設柵極以及所述第二虛設柵極以端對端的方式配置于所述絕緣墻兩側。形成介電層以圍繞所述第一虛設柵極、所述第二虛設柵極以及所述絕緣墻。移除所述第一虛設柵極以及所述第二虛設柵極，以于所述介電層中形成第一溝槽以及第二溝槽。于所述第一溝槽以及所述第二溝槽中形成第一柵極以及第二柵極。

上述形成方法中，形成所述絕緣墻的步驟包括：于所述襯底上形成絕緣層，所述絕緣層覆蓋所述至少一第一鰭以及所述至少一第二鰭；于所述絕緣層上形成掩模層；以及使用所述掩模層作為蝕刻掩模，以蝕刻部分所述絕緣層。

上述形成方法中，所述掩模層包括光刻膠材料。

上述形成方法中，形成所述第一虛設柵極以及所述第二虛設柵極的步驟包括：形成虛設層，所述虛設層圍繞所述至少一第一鰭、所述至少一第二鰭以及所述絕緣墻；于所述虛設層上形成掩模圖案；以及使用掩模圖案以及所述絕緣墻作為蝕刻掩模，以蝕刻部分所述虛設層。

上述形成方法中，所述虛設層包括含硅材料。

上述形成方法中，于形成所述第一虛設柵極以及所述第二虛設柵極的步驟之后以及形成所述介電層的步驟之前，還包括：于所述第一虛設柵極兩側形成第一間隙壁；于所述第二虛設柵極兩側形成第二間隙壁；以及于所述絕緣墻兩側形成第三間隙壁。

上述形成方法中，所述絕緣墻包括氧化硅、氮化硅、氮氧化硅、碳化硅、氧化銅、氧化鎳、氧化鋅、氧化鑭錳、氧化鑭銅或其組合。

上述形成方法中，所述絕緣墻橫越nmos區以及pmos區。

根據本發明的另一些替代性實施例，一種鰭式場效晶體管器件包括襯底、第一柵極、第二柵極、第三柵極、第四柵極、連續絕緣墻以及介電層。襯底具有第一區中的第一鰭以及第二鰭以及第二區中的第三鰭以及第四鰭。第一柵極以及第二柵極分別橫跨所述第一鰭以及所述第二鰭，其中所述第一柵極的端部與所述第二柵極的端部彼此面對。第三柵極以及第四柵極分別橫跨所述第三鰭以及所述第四鰭，其中所述第三柵極的端部與所述第四柵極的端部彼此面對。連續絕緣墻位于所述第一柵極的端部與所述第二柵極的端部之間且與所述第一柵極的端部以及所述第二柵極的端部接觸，以及位于所述第三柵極的端部與所述第四柵極的端部之間且與所述第三柵極的端部以及所述第四柵極的端部接觸。介電層圍繞所述第一柵極至所述第四柵極以及所述連續絕緣墻，其中所述連續絕緣墻不同于所述介電層。

上述鰭式場效晶體管器件中，所述連續絕緣墻包括氧化硅、氮化硅、氮氧化硅、碳化硅、氧化銅、氧化鎳、氧化鋅、氧化鑭錳、氧化鑭銅或其組合。

上述鰭式場效晶體管器件中，所述連續絕緣墻包括多個水平堆疊層。

上述鰭式場效晶體管器件中，所述連續絕緣墻由單一材料所構成。

上述鰭式場效晶體管器件中，所述第一區以及所述第二區中的一者為nmos區，且所述第一區以及所述第二區中的另一者為pmos區。

以上概述了數個實施例的特征，使所屬領域的一般技術人員可更佳了解本揭露的態樣。所屬領域的一般技術人員應理解，其可輕易地使用本揭露作為設計或修改其他工藝與結構的依據，以實行本文所介紹的實施例的相同目的和/或達到相同優點。所屬領域的一般技術人員還應理解，這種等效的配置并不悖離本揭露的精神與范疇，且所屬領域的一般技術人員在不悖離本揭露的精神與范疇的情況下可對本文做出各種改變、置換以及變更。