針對總劑量輻射效應進行加固的數字緩沖器電路的制作方法
【專利摘要】本實用新型涉及微電子學中的抗輻射集成電路設計領域，為實現針對TID進行加固的數字緩沖器電路，本實用新型采用的技術方案是，針對總劑量輻射效應進行加固的數字緩沖器電路，包含4個PMOS晶體管MP1、MP2、MP3和MP4，以及兩個NMOS晶體管MN1和MN2；VIN和NVIN是兩個互補的輸入信號端口，接受反相的輸入信號，VOUT和NVOUT是兩個互補的輸出信號端口，輸出兩個反相的信號；其中，VOUT和NVOUT端口的輸出電平值分別與VIN和NVIN同相。本實用新型主要應用于抗輻射集成電路設計。
【專利說明】
【技術領域】
[0001] 本實用新型涉及微電子學中的抗輻射集成電路設計領域，尤其涉及使用設計方法 對數字電路中的緩沖器電路進行總劑量輻射效應加固。 針對總劑量輻射效應進行加固的數字緩沖器電路
【背景技術】
[0002] 總劑量輻射效應（Total Ionizing Dose，TID)是引發空間環境中應用的集成電路 失效的主要原因之一。TID的主要物理機理，是輻射（電子、伽馬射線等）對芯片的氧化層 進行電離，并在氧化層中留下正電荷。對不同部分的氧化層，TID造成的輻射損傷形式有所 不同，主要包括三種形式：1)TID在M0S晶體管的柵氧化層中引起正電荷堆積，導致N溝道 晶體管（NM0S)和P溝道晶體管（PM0S)的閾值都發生負向漂移；2)TID在場氧化層或淺溝 槽隔離氧化層中引入正電荷，導致NM0S溝道兩側出現寄生溝道，引發NM0S的源區和漏區 之間的漏電，這一過程稱為器件內部漏電（intra device leakage) ;3)TID在場氧化層或淺 溝槽隔離氧化層下方形成寄生溝道，導致本應互相隔離的兩個N型區域之間漏電，這一過 程稱為器件間漏電（inter device leakage)。目前，隨著集成電路工藝的不斷進步，晶體管 的柵氧化層厚度不斷減薄，上述由TID引發的第一種輻射損傷已經不再成為主要因素。然 而，器件內部漏電和器件間漏電依然存在。針對器件間漏電，目前主要的方法是使用高濃 度P型摻雜區進行隔離，即使用保護環結構。對于器件內部漏電，主要是采用封閉柵晶體管 (Enclosed Gate NM0S，EGNM0S)結構。使用EGNM0S對器件內部漏電進行隔離的基本思路是 切斷寄生溝道，這一方法已經被證明是對TID進行加固的有效方法。然而，EGNM0S結構存 在著諸多問題，包括最小寬長比的限制、較慢的開關速度和較大的面積等。
【發明內容】
[0003] 為克服現有技術的不足，實現針對TID進行加固的數字緩沖器電路，本實用新型 采用的技術方案是，針對總劑量輻射效應進行加固的數字緩沖器電路，包含4個PM0S晶體 管MP1、MP2、MP3和MP4,以及兩個NM0S晶體管MN1和MN2 ;VIN和NVIN是兩個互補的輸入 信號端口，接受反相的輸入信號。V0UT和NV0UT是兩個互補的輸出信號端口，輸出兩個反相 的信號；其中，V0UT和NV0UT端口的輸出電平值分別與VIN和NVIN同相；各晶體管的連接 關系如下：MP1的源端、漏端和柵端分別連接地、NV0UT和NVIN ;MP2的源端、漏端和柵端分 別連接地、V0UT和VIN ;MP3的源端、漏端和柵端分別連接電源、NV0UT和VOUT ;MP4的源端、 漏端和柵端分別連接電源、V0UT和NVOUT ;MN1的源端、漏端和柵端分別連接至NVIN、NV0UT 和VOUT ;MN2的源端、漏端和柵端分別連接至VIN、V0UT和NV0UT。
[0004] 本實用新型的技術特點及效果：
[0005] 1、該數字緩沖器基于電路結構針對TID效應進行加固，只采用普通NM0S晶體管就 能夠消除器件內部漏電，簡化了設計流程；
[0006] 2、該數字緩沖器電路能夠提供互補輸出。
【專利附圖】
【附圖說明】
[0007] 圖1為本實用新型提出的數字緩沖器。
【具體實施方式】
[0008] 本實用新型提出一種新穎的針對TID效應進行抗輻射加固的思路，不經由切斷漏 電路徑，而是通過避免NM0S晶體管源漏之間產生電壓差來消除NM0S源漏之間的漏電流，并 基于這一構思設計了一種針對TID進行加固的數字緩沖器電路。
[0009] 本實用新型提出的針對TID效應進行加固的數字緩沖器電路如圖1所示。該數字 緩沖器電路包含4個PM0S晶體管MP1、MP2、MP3和MP4,以及兩個NM0S晶體管麗1和麗2。 VIN和NVIN是兩個互補的輸入信號端口，接受反相的輸入信號。V0UT和NV0UT是兩個互 補的輸出信號端口，輸出兩個反相的信號。其中，V0UT和NV0UT端口的輸出電平值分別與 VIN和NVIN同相。各晶體管的連接關系如下：MP1的源端、漏端和柵端分別連接地、NV0UT 和NVIN ;MP2的源端、漏端和柵端分別連接地、V0UT和VIN ;MP3的源端、漏端和柵端分別連 接電源、NV0UT和VOUT ;MP4的源端、漏端和柵端分別連接電源、V0UT和NVOUT ;MN1的源端、 漏端和柵端分別連接至NVIN、NV0UT和VOUT ;MN2的源端、漏端和柵端分別連接至VIN、V0UT 和 NVOUT。
[0010] 以VIN = 0、NVIN = 1的情況來說明該數字緩沖器的工作過程。由于VIN = 0，MP2 導通將VOUT拉至低電平，因為PM0S管下拉電平會產生閾值損失，因此VOUT開始時尚無法 被下拉到地。由于V0UT被下拉到低電平，因此MP3會導通并對NV0UT進行上拉。NVIN = 1 使得MP1關斷。因此，NV0UT被上拉到VDD，并導通MN2。MN2管導通后對VOUT進行進一步 地下拉，致其被徹底下拉至地。此時VOUT = 0、NV0UT = 1，MN1和MN2的源漏電壓相等，因 此即便其內部存在寄生漏電溝道，也不會產生漏電流。VIN = 1、NVIN = 0的情況與上述分 析過程類似，此處不再贅述。
[0011] 在圖1中，為保證MP1和MP2管能夠對NV0UT和V0UT節點分別進行有效的下拉， MP3管和MP4管溝道寬度采用制造工藝能夠提供的最小溝道寬度。另外，在版圖設計上，MN1 和麗2之間，以及麗1和麗2與其他電路部分間需要使用P型保護環進行隔離，以防止器件 間漏電的發生。
【權利要求】
1. 一種針對總劑量輻射效應進行加固的數字緩沖器電路，其特征是，包含4個PMOS晶 體管MP1、MP2、MP3和MP4,以及兩個NM0S晶體管MN1和MN2 ;VIN和NVIN是兩個互補的輸入 信號端口，接受反相的輸入信號，V0UT和NV0UT是兩個互補的輸出信號端口，輸出兩個反相 的信號；其中，V0UT和NV0UT端口的輸出電平值分別與VIN和NVIN同相；各晶體管的連接 關系如下：MP1的源端、漏端和柵端分別連接地、NV0UT和NVIN ;MP2的源端、漏端和柵端分 別連接地、V0UT和VIN ;MP3的源端、漏端和柵端分別連接電源、NV0UT和VOUT ;MP4的源端、 漏端和柵端分別連接電源、V0UT和NVOUT ;MN1的源端、漏端和柵端分別連接至NVIN、NVOUT 和VOUT ;MN2的源端、漏端和柵端分別連接至VIN、VOUT和NV0UT。
【文檔編號】H03K19/0185GK203851127SQ201420035180
【公開日】2014年9月24日 申請日期:2014年1月20日 優先權日:2014年1月20日
【發明者】姚素英, 李淵清, 徐江濤, 高靜, 史再峰 申請人:天津大學