一種帶失調電壓測試和校正的軌到軌參考電壓比較器的制作方法

本發明主要涉及數模混合電路設計領域，尤其指一種帶失調電壓測試和校正的軌到軌參考電壓比較器結構，該結構使得內置失調電壓測試和校正的工作范圍寬、比較精度高的高性能比較器設計成為現實。

背景技術：

作為數模混合集成電路中的常見模塊之一，比較器被廣泛應用于數模接口芯片設計領域，其設計好壞直接影響系統的性能。但是比較器的性能主要受其失調電壓和工作速度的嚴重制約。隨著CMOS工藝特征尺寸的逐步縮小，工作速度的制約問題基本能夠解決，但芯片制造過程中各種工藝參數、非理想因素引起的寄生效應導致比較器失調問題卻日益嚴重，例如CMOS器件的閾值電壓失配，三極管的面積因子以及金屬走線的寄生電容、電阻等非理想因素。因此，如何降低先進工藝下比較器失調電壓的影響成為比較器設計者亟待解決的問題之一。

傳統的比較器電路失調消除技術主要包括輸出失調存儲和輸入失調存儲兩種，其電路結構如圖1和圖2所示，其中圖1所示的輸出失調存儲技術主要通過將輸入和輸出都短接，使得零的差動輸入對會在V_X和V_Y之間產生等于零的輸出差值，從而保證S1和S2斷開后，由比較器、C₁和C₂構成的電路表現零失調電壓，而且只對比較器的輸入電壓產生響應。圖2所示的輸入失調存儲技術通過將比較器處于單位增益負反饋環路中，使得失調電壓和反饋回路引入的V_X和V_Y之間的電壓進行抵消，實現零輸入失調電壓，保證比較器只對輸入電壓產生響應。上述兩種技術缺點在于在信號通路上引入電容，電容的下極板寄生參數可能會限制穩定速度，同時增加設計面積需求。

另外，上述失調校正技術需要一個額外的失調消除周期，在該周期的時間內，實際的輸入是無效，同時每次比較器正常工作時均需要進行校正。

為了解決上述技術問題，本發明提出了一種帶失調電壓測試和校正的軌到軌比較器。該比較器包括輸入控制邏輯、失調控制邏輯、混合折疊式共源共柵結構等模塊，其中在測試模式下，配置輸入控制邏輯使得比較器參考電壓輸入端與輸出端短接，實現對輸入電壓跟隨功能，通過配置失調控制邏輯和混合折疊式共源共柵結構，獲得不同差分輸入對結構對應的失調電壓校正精度和校正范圍；在正常工作模式下，配置輸入控制邏輯關閉測試通路，開啟V_REF到比較器參考電壓輸入端的工作通路，同時通過配置失調控制邏輯對比較器失調電壓進行校正，實現比較器在零輸入失調條件下正常工作。

所述比較器只需要對全參考電壓范圍進行一次測試和校正，即可保證后續所有的比較工作均能夠在零輸入失調電壓條件下工作；同時采用混合折疊式共源共柵結構，使得該比較器可以在全參考電壓范圍內的進行工作。

技術實現要素：

本發明要主要解決的問題在于：針對現有技術存在的問題，本發明提供一種帶失調電壓測試和校正的軌到軌參考電壓比較器，該比較器內置失調電壓測試技術，能夠對較大范圍的失調電壓進行測試，滿足比較器失調電壓簡易、快速測試需求；同時該結構采用了失調電壓校正技術，實現比較器輸入失調電壓的高精度、寬范圍的校正，保證了比較器零輸入失調的工作需求；同時該結構采用了混合折疊式共源共柵結構，增大比較器的增益，保證了全參考電壓范圍比較器均能夠對微弱的輸入電壓進行正常響應；采用輸入Buffer隔離技術，降低了參考電壓輸入端電荷饋通對其產生模塊的影響。

為解決上述技術問題，本發明提出的解決方案為：一種帶失調電壓測試和校正的軌到軌參考電壓比較器，其特征在于：包括輸入控制邏輯、失調控制邏輯和混合折疊式共源共柵結構；

上述的比較器，其特征在于：包括失調電壓測試和正常工作兩種模式；

在測試模式下，輸入控制邏輯使得比較器參考電壓輸入端與輸出端短接，實現對輸入電壓跟隨功能，通過配置失調控制邏輯和混合折疊式共源共柵結構，獲得不同差分輸入對結構對應的失調電壓校正精度和校正范圍；

在正常工作模式下，輸入控制邏輯關閉測試通路，開啟V_REF到比較器參考電壓輸入端的工作通路，同時通過配置失調控制邏輯對比較器失調電壓進行校正，實現比較器在零輸入失調條件下正常工作；

上述的輸入控制邏輯，其特征在于：包括V_REF的輸入Buffer、測試模式和正常工作模式的選通邏輯；其中輸入Buffer實現對輸入參考電壓V_REF的隔離，降低比較器正常工作時參考電壓輸入端的寄生效應對參考電壓產生模塊的零極點分布特性的影響，保證參考電壓的穩定性；選通邏輯實現對比較器差分輸入對管、測試模式和正常工作模式的控制；

上述的選通邏輯，其特征在于：當測試模式使能時，TEST_EN信號為高電平，使得V_REF的輸入通路斷開，配置差分輸入對管的選擇信號SEL_N和SEL_P實現不同差分輸入對管的比較器的參考電壓輸入端與其輸出端短接，實現輸入電壓跟隨功能；當正常工作模式使能時，TEST_EN信號為低電平，使得VOUT與參考電壓輸入端的連接斷開，配置差分輸入對管選擇信號SEL_N和SEL_P實現比較器的參考電壓輸入端選擇V_REF信號，通過比較輸入信號和參考信號的電壓值產生相應的輸出，實現比較器的正常工作；

上述的失調控制邏輯，其特征在于：包括選通開關和Nbit數控電阻；其中當選擇PMOS差分輸入對管的折疊式共源共柵結構時，S6開關閉合，通過控制S3/S3_N、S4/S4_N以及Nbit數控電阻實現對比較器正負失調電壓的校正精度和范圍的測試（測試模式）、校正（正常工作模式）；當選擇NMOS差分輸入對管的折疊式共源共柵結構時，S5開關閉合，通過控制S1/S1_N、S2/S2_N以及Nbit數控電阻實現對比較器正負失調電壓的校正精度和范圍的測試（測試模式）、校正（正常工作模式）；

上述的混合折疊式共源共柵結構，其特征在于：根據比較器參考電壓的工作范圍選擇合適的差分輸入對，實現比較器全參考電壓范圍工作。

與現有技術相比，本發明的優點在于：

1、具有失調電壓測試簡易的特性。與傳統的比較器相比，本發明內置測試技術，通過配置輸入控制邏輯，實現比較器輸出和參考電壓輸入端短接，通過改變失調控制邏輯，即可獲得不同差分輸入對結構的失調電壓校正精度和校正范圍，大大簡化了失調電壓的測試難度；

2、具有失調電壓校正精度高、范圍寬的特性。與傳統的比較器相比，本發明采用了失調電壓校正技術，通過選通開關和Nbit數控電阻，可實現高精度和寬范圍正負失調電壓的校正，大大提高了失調電壓的校正能力；

3、具有軌到軌參考電壓工作范圍的特性。與傳統的比較器相比，本發明采用了混合折疊式共源共柵結構，使得比較器在全參考電壓范圍內進行正常工作成為了現實；

4、具有隔離度好的特性。與傳統的比較器結構相比，本發明采用輸入Buffer對V_REF進行輸入，避免了正常工作時參考電壓輸入管的寄生電容引起的電荷饋通對參考電壓產生模塊的影響，大大改善了參考電壓的穩定性。

附圖說明

圖1是傳統的輸出失調存儲比較器的結構示意圖；

圖2是傳統的輸入失調存儲比較器的結構示意圖；

圖3是本發明比較器的結構示意圖；

圖4是本發明比較器采用PMOS差分輸入對管的負失調電壓測試的結構示意圖；

圖5是本發明比較器采用PMOS差分輸入對管的正失調電壓測試的結構示意圖；

圖6是本發明比較器采用NMOS差分輸入對管的正失調電壓測試的結構示意圖；

圖7是本發明比較器采用NMOS差分輸入對管的負失調電壓測試的結構示意圖；

圖8是本發明比較器的Nbit數控電路的結構示意圖；

圖9是本發明比較器采用PMOS差分輸入對管的負失調電壓校正的工作結構示意圖；

圖10是本發明比較器采用PMOS差分輸入對管的正失調電壓校正的工作結構示意圖；

圖11是本發明比較器采用NMOS差分輸入對管的負失調電壓校正的工作結構示意圖；

圖12是本發明比較器采用NMOS差分輸入對管的正失調電壓校正的工作結構示意圖。

具體實施方式

以下將結合附圖和具體實施例對本發明做進一步詳細說明。

請參閱圖3所示，本發明的一種帶失調電壓測試和校正的軌到軌參考電壓比較器，主要包括輸入控制邏輯、失調控制邏輯和混合折疊式共源共柵結構三個部分。

結合圖3所示，該比較器主要有兩種工作模式，分別為失調電壓測試模式和正常工作模式；當比較器處于測試模式，其可以完成對不同差分輸入對管實現的比較器的失調電壓進行測試，具體實施方式如下：

當TEST_EN和SEL_P同時為高電平，SEL_N為低電平時，同時偏置電壓V_B3和V_B4有效，V_B1和V_B2無效，比較器選擇PMOS差分對管作為輸入的折疊式共源共柵結構實現，此時比較器的參考電壓輸入端與輸出端短接，實現對輸入電壓跟隨功能。

1）若開關S3_N和S4閉合，其實現對比較器的負失調電壓進行測試，其等效結構如圖4所示，通過配置Nbit數控電阻，可以觀察到VOUT和V_IN的之間存在差值，該差值的最小值和最大值分別為負失調電壓的校正精度和校正范圍；

2）若開關S3和S4_N閉合，其實現對比較器的正失調電壓進行測試，其等效結構如圖5所示，通過配置Nbit數控電阻，可以觀察到VOUT和V_IN的之間存在差值，該差值的最小值和最大值分別為正失調電壓的校正精度和校正范圍。

當TEST_EN和SEL_N同時為高電平，SEL_P為低電平時，同時偏置電壓V_B1和V_B2有效，V_B3和V_B4無效，比較器選擇NMOS差分對管作為輸入的折疊式共源共柵結構實現，此時比較器的參考電壓輸入端與輸出端短接，實現對輸入電壓跟隨功能。

1）若開關S1_N和S2閉合，其實現對比較器的負失調電壓進行測試，其等效結構如圖6所示，通過配置Nbit數控電阻，可以觀察到VOUT和V_IN的之間存在差值，該差值的最小值和最大值分別為負失調電壓的校正精度和校正范圍；

2）若開關S1和S2_N閉合，其實現對比較器的正失調電壓進行測試，其等效結構如圖7所示，通過配置Nbit數控電阻，可以觀察到VOUT和V_IN的之間存在差值，該差值的最小值和最大值分別為正失調電壓的校正精度和校正范圍。

上述的失調電壓校正精度和校正范圍通過數控電阻進行控制，其具體電路如圖8所示，當控制碼N₁對應的開關閉合時，此時VOUT與V_IN的差值對應失調電壓校正精度；當控制碼N_n對應的開關閉合時，此時VOUT與V_IN的差值對應失調電壓最大校正能力。

通過配置TEST_EN為低電平，使得比較器進行正常工作模式，此時為了保證比較器的性能，需對比較器全參考電壓范圍進行失調電壓校正，具體實施方式如下：

當SEL_N為低電平，SEL_P為高電平時，同時偏置電壓V_B3和V_B4有效，V_B1和V_B2無效，比較器選擇PMOS差分對管作為輸入的折疊式共源共柵結構實現，此時比較器選擇V_REF作為參考電壓輸入。

1）若輸入電壓高于參考電壓V_REF和比較精度V₀之和，輸出保持為低，則需進行負失調電壓校正，此時開關S3_N和S4閉合，其等效結構如圖9所示，根據之前相應結構的測試的負失調電壓校正精度和校正范圍，通過配置Nbit數控電阻進行失調電壓校正，使得比較器在輸入電壓略高于參考電壓V_REF和比較精度V₀之和時能夠輸出高電平；

2）若輸入電壓低于參考電壓V_REF和比較精度V₀之差，輸出保持為高，則需進行正失調電壓校正，此時開關S3和S4_N閉合，其等效結構如圖10所示，根據之前相應結構的測試的正失調電壓校正精度和校正范圍，通過配置Nbit數控電阻進行失調電壓校正，使得比較器在輸入電壓略低于參考電壓V_REF和比較精度V₀之差時能夠輸出低電平。

當SEL_N為高電平，SEL_P為低電平時，同時偏置電壓V_B1和V_B2有效，V_B3和V_B4無效，比較器選擇NMOS差分對管作為輸入的折疊式共源共柵結構實現，此時比較器選擇V_REF作為參考電壓輸入。

1）若輸入電壓高于參考電壓V_REF和比較精度V₀之和，輸出保持為低，則需進行負失調電壓校正，此時開關S1_N和S2閉合，其等效結構如圖11所示，根據之前相應結構的測試的負失調電壓校正精度和校正范圍，通過配置Nbit數控電阻進行失調電壓校正，使得比較器在輸入電壓略高于參考電壓V_REF和比較精度V₀之和時能夠輸出高電平；

2）若輸入電壓低于參考電壓V_REF和比較精度V₀之差，輸出保持為高，則需進行正失調電壓校正，此時開關S1和S1_N閉合，其等效結構如圖12所示，根據之前相應結構的測試的正失調電壓校正精度和校正范圍，通過配置Nbit數控電阻進行失調電壓校正，使得比較器在輸入電壓略低于參考電壓V_REF和比較精度V₀之差時能夠輸出低電平。

完成上述校正工作后，比較器即可在全參考電壓范圍內進行正常工作。

以上各模塊的示意圖和實現是指具有該功能的所有實現方案。以上各圖所示的電路僅為示例，將器件簡單地替換所引起的電路變化亦屬于本發明的保護范圍，本發明的保護范圍應以權利要求書為準。