電阻式隨機存取存儲器及其制造方法
【技術領域】
[0001]本發明涉及一種存儲器及其制造方法，且特別是涉及一種電阻式隨機存取存儲器及其制造方法。
【背景技術】
[0002]由于，非揮發性存儲器具有資料在斷電后也不會消失的優點，因此許多電器產品中必須具備此類存儲器，以維持電器產品開機時的正常操作。目前，業界積極發展的一種非揮發性存儲器元件是電阻式隨機存取存儲器(resistive random access memory, RRAM)，其具有寫入操作電壓低、寫入抹除時間短、存儲時間長、非破壞性讀取、多狀態存儲、結構簡單以及所需面積小等優點，因此在未來將可成為個人電腦和電子設備所廣泛采用的非揮發性存儲器元件之一。
[0003]為了提升存儲器的密度，目前業界提出一種高密度的垂直排列的三維電阻式隨機存取存儲器(3D resistive random access memory, 3D RRAM)。然而，目前的三維電阻式隨機存取存儲器通常需要進行深蝕刻制作工藝與深填孔制作工藝，因此無法直接與先進邏輯制作工藝進行整合。
【發明內容】
[0004]本發明的目的在于提供一種電阻式隨機存取存儲器及其制造方法，其可直接與先進邏輯制作工藝進行整合。
[0005]為達上述目的，本發明提出一種電阻式隨機存取存儲器，其包括基底、介電層與至少一存儲單元串。介電層設置于基底上。存儲單元串包括多個存儲單元與多個第二介層窗。存儲單元垂直相鄰地設置于介電層中，且各個存儲單元包括第一介層窗、二條導線與二個可變電阻結構。導線分別設置于第一介層窗的兩側。可變電阻結構分別設置于第一介層窗與導線之間。在垂直相鄰的兩個存儲單元中，位于上方的存儲單元的可變電阻結構與位于下方的存儲單元的可變電阻結構彼此隔離。第二介層窗分別設置于第一介層窗下方的介電層中并連接于第一介層窗，且垂直相鄰的兩個第一介層窗通過第二介層窗進行連接。
[0006]依照本發明的一實施例所述，在上述的電阻式隨機存取存儲器中，第一介層窗的寬度例如是大于第二介層窗的寬度。
[0007]依照本發明的一實施例所述，在上述的電阻式隨機存取存儲器中，導線的底面例如是高于位于其下方的第二介層窗的頂面。
[0008]依照本發明的一實施例所述，在上述的電阻式隨機存取存儲器中，可變電阻結構包括可變電阻層。
[0009]依照本發明的一實施例所述，在上述的電阻式隨機存取存儲器中，可變電阻結構還包括絕緣層，設置于可變電阻層與第一介層窗之間或可變電阻層與導線之間。
[0010]依照本發明的一實施例所述，在上述的電阻式隨機存取存儲器中，當存儲單元串為多串時，水平相鄰的兩個存儲單元共用位于其間的導線。
[0011]依照本發明的一實施例所述，在上述的電阻式隨機存取存儲器中，導線的形狀例如是條狀或指狀。
[0012]依照本發明的一實施例所述，在上述的電阻式隨機存取存儲器中，還包括至少一晶體管，設置于基底上，且晶體管的一個端子通過第二介層窗電連接于第一介層窗。
[0013]依照本發明的一實施例所述，在上述的電阻式隨機存取存儲器中，當晶體管為多個時，還包括至少一隔離結構。隔離結構設置于基底中，且晶體管通過隔離結構而彼此隔離。
[0014]本發明提出一種電阻式隨機存取存儲器的制造方法，包括下列步驟。在基底上形成介電層。在介電層中形成至少一存儲單元串。存儲單元串包括多個存儲單元與多個第二介層窗。存儲單元垂直相鄰地設置于介電層中，且各個存儲單元包括第一介層窗、二條導線與二個可變電阻結構。導線分別設置于第一介層窗的兩側。可變電阻結構分別設置于第一介層窗與導線之間。在垂直相鄰的兩個存儲單元中，位于上方的存儲單元的可變電阻結構與位于下方的存儲單元的可變電阻結構彼此隔離。第二介層窗分別設置于第一介層窗下方的介電層中并連接于第一介層窗，且垂直相鄰的兩個第一介層窗通過第二介層窗進行連接。
[0015]依照本發明的一實施例所述，在上述的電阻式隨機存取存儲器的制造方法中，介電層的形成方法例如是化學氣相沉積法。
[0016]依照本發明的一實施例所述，在上述的電阻式隨機存取存儲器的制造方法中，第一介層窗的形成方法可組合使用光刻制作工藝、蝕刻制作工藝與沉積制作工藝而形成或通過金屬鑲嵌法而形成。
[0017]依照本發明的一實施例所述，在上述的電阻式隨機存取存儲器的制造方法中，第一介層窗的寬度例如是大于第二介層窗的寬度。
[0018]依照本發明的一實施例所述，在上述的電阻式隨機存取存儲器的制造方法中，導線的形成方法包括下列步驟。將位于第一介層窗兩側的介電層移除，以于第一介層窗兩側分別形成開口。形成填滿開口的導線材料層。移除位于開口以外的導線材料層。
[0019]依照本發明的一實施例所述，在上述的電阻式隨機存取存儲器的制造方法中，開口的底部例如是高于第一介層窗的底面。
[0020]依照本發明的一實施例所述，在上述的電阻式隨機存取存儲器的制造方法中，可變電阻結構的形成方法包括下列步驟。在第一介層窗上形成共形的可變電阻材料層。對可變電阻材料層進行回蝕刻制作工藝。
[0021]依照本發明的一實施例所述，在上述的電阻式隨機存取存儲器的制造方法中，可變電阻結構的形成方法還包括于形成可變電阻材料層之前或之后，在第一介層窗上形成共形的絕緣材料層。
[0022]依照本發明的一實施例所述，在上述的電阻式隨機存取存儲器的制造方法中，第二介層窗的形成方法可組合使用光刻制作工藝、蝕刻制作工藝與沉積制作工藝而形成或通過金屬鑲嵌法而形成。
[0023]依照本發明的一實施例所述，在上述的電阻式隨機存取存儲器的制造方法中，還包括于形成介電層之前，在基底上形成至少一晶體管，且晶體管的一個端子通過第二介層窗電連接于第一介層窗。
[0024]依照本發明的一實施例所述，在上述的電阻式隨機存取存儲器的制造方法中，當晶體管為多個時，還包括在基底中形成至少一隔離結構，且晶體管通過隔離結構而彼此隔離。
[0025]基于上述，在本發明所提出的電阻式隨機存取存儲器及其制造方法中，由于在垂直相鄰的兩個存儲單元中，位于上方的存儲單元的可變電阻結構與位于下方的存儲單元的可變電阻結構彼此隔離，且垂直相鄰的兩個第一介層窗通過第二介層窗進行連接，因此在電阻式隨機存取存儲器的制造過程中不需進行深蝕刻制作工藝與深填孔制作工藝，因此可直接與先進邏輯制作工藝(如，互補式金屬氧化物半導體(CMOS)邏輯制作工藝)進行整入口 ο
[0026]為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合所附的附圖作詳細說明如下。
【附圖說明】
[0027]圖1為本發明的一實施例的電阻式隨機存取存儲器的立體圖；
[0028]圖2A至圖2F為沿圖1中的1_1’剖面線的電阻式隨機存取存儲器的制造流程上視圖；
[0029]圖3A至圖3F為沿圖1中的1_1’剖面線的電阻式隨機存取存儲器的制造流程剖視圖；
[0030]圖4為本發明的另一實施例的導線的上視圖。
[0031]符號說明
[0032]10:電阻式隨機存取存儲器
[0033]100:基底
[0034]101:隔離結構
[0035]102:晶體管
[0036]104:柵極
[0037]106:柵介電層
[0038]108、110:摻雜區
[0039]112:間隙壁
[0040]114:摻雜延伸區
[0041]116、124、132、136、142、146、146a、146b、164:介電層
[0042]118、120、122、126、128、130、134、138:導體層
[0043]140:內連線結構
[0044]144、148:介層窗
[0045]150:開口
[0046]152:絕緣材料層
[0047]152a:絕緣層
[0048]154:可變電阻材料層
[0049]154a:可變電阻層
[0050]156:可變電阻結構
[0051]158:導線材料層
[0052]158a:導線
[0053]160:存儲單元
[0054]162:存儲單元串
[0055]166:源極線
[0056]168:插塞
【具體實施方式】
[0057]圖1所繪示為本發明的一實施例的電阻式隨機存取存儲器的立體圖。在圖1中，為了清楚地進行說明，僅繪示出位于介層窗兩側的可變電阻結構之間的介電層。圖2A至圖2F所繪示為沿圖1中的1-1’剖面線的電阻式隨機存取存儲器的制造流程上視圖。圖3A至圖3F所繪示為沿圖1中的1-1’剖面線的電阻式隨機存取存儲器的制造流程剖視圖。圖4為本發明的另一實施例的導線的上視圖。
[0058]首先，請同時參照圖1、圖2A與圖3A，可選擇性地在基底100上形成至少一晶體管102。晶體管102例如是金屬氧化物半場效晶體管(MOSFET)或雙極接面晶體管(BJT)。在此實施例中，是以形成三個晶體管102為例進行說明，但本發明并不以此為限。
[0059]在此實施例中，晶體管102是以金屬氧化物半場效晶體管