0的制造方式簡單，因此可通過簡單重復的制作流程而完成電阻式隨機存取存儲器10的制作。
[0082]以下，通過圖1、圖2F、圖3F與圖4來說明本實施例的電阻式隨機存取存儲器10的結構。
[0083]電阻式隨機存取存儲器10，包括基底100、介電層164與至少一存儲單元串162。介電層164設置于基底100上。介電層164設置于基底100上。在此實施例的圖3F中，介電層164例如是由介電層116、124、132、136、142、146a所形成，但本發明并不以此為限。
[0084]存儲單元串162包括多個存儲單元160與多個介層窗144。存儲單元160垂直相鄰地設置于介電層164中，且各個存儲單元160包括介層窗148、二條導線158a與二個可變電阻結構156。導線158a分別設置于介層窗148的兩側。導線158a的形狀可為條狀(圖2E)或指狀(圖4)。可變電阻結構156分別設置于介層窗148與導線158a之間。可變電阻結構156包括可變電阻層154a。可變電阻結構156還可包括絕緣層152a，設置于可變電阻層與介層窗148之間。在另一實施例中，絕緣層152a也可設置于可變電阻層154a與導線158a之間。在垂直相鄰的兩個存儲單元160中，位于上方的存儲單元160的可變電阻結構156與位于下方的存儲單元160的可變電阻結構156彼此隔離。介層窗144分別設置于介層窗148下方的介電層164中并連接于介層窗148，且垂直相鄰的兩個介層窗148通過介層窗144進行連接。當存儲單元串162為多串時，水平相鄰的兩個存儲單元160共用位于其間的導線158a。
[0085]在此實施例中，介層窗148的寬度是以大于介層窗144的寬度為例進行說明。在另一實施例中，介層窗148的寬度也可等于介層窗144的寬度。
[0086]在此實施例中，導線158a的底面會高于位于其下方的介層窗144的頂面。在另一實施例中，導線158a的底面高度也可等于位于其下方的介層窗144的頂面高度。
[0087]電阻式隨機存取存儲器10還可包括至少一晶體管102。晶體管102設置于基底100上。晶體管102的摻雜區110 (端子)可通過內連線結構140與介層窗144電連接于介層窗148，但晶體管102與介層窗148的電連接方式并不以此為限。在此實施例中，雖然晶體管102是以平面式的晶體管為例進行說明，但本發明并不以此為限。在其他實施例中，晶體管102也可采用垂直式的晶體管，以更進一步地減少晶體管102所占用的晶片面積，進而提升空間利用率。此外，當晶體管102為多個時，電阻式隨機存取存儲器10還可包括至少一隔離結構101。隔離結構101設置于基底100中，且晶體管102通過隔離結構101而彼此隔離。
[0088]此外，電阻式隨機存取存儲器10還可選擇性地包括源極線166。源極線166的材料例如是銅、鎢或鋁。源極線184的形成方法例如是金屬鑲嵌法。源極線166可通過插塞168電連接至導體層128。
[0089]此外，電阻式隨機存取存儲器10中各構件的材料、設置方式、形成方法與功效已于上述圖3A至圖3F的制造方法中進行詳盡地說明，故于此不再贅述。
[0090]綜上所述，上述實施例的電阻式隨機存取存儲器10的特點如下。由于在垂直相鄰的兩個存儲單元160中，位于上方的存儲單元160的可變電阻結構156與位于下方的存儲單元160的可變電阻結構160彼此隔離，且垂直相鄰的兩個介層窗148通過介層窗144進行連接，因此在電阻式隨機存取存儲器10的制造過程中不需進行深蝕刻制作工藝與深填孔制作工藝，因此可直接與先進邏輯制作工藝(如，互補式金屬氧化物半導體(CMOS)邏輯制作工藝)進行整合。
[0091]雖然結合以上實施例公開了本發明，然而其并非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和范圍內，可作些許的更動與潤飾，故本發明的保護范圍應當以附上的權利要求所界定的為準。
【主權項】
1.一種電阻式隨機存取存儲器，包括: 基底； 介電層，設置于該基底上； 至少一存儲單元串，包括: 多個存儲單元，該些存儲單元垂直相鄰地設置于該介電層中，且各該存儲單元包括: 第一介層窗； 二導線，分別設置于該第一介層窗的兩側；以及二可變電阻結構，分別設置于該第一介層窗與該些導線之間，其中在垂直相鄰的兩個存儲單元中，位于上方的該存儲單元的該些可變電阻結構與位于下方的該存儲單元的該些可變電阻結構彼此隔離；以及 多個第二介層窗，分別設置于該些第一介層窗下方的該介電層中并連接于該些第一介層窗，且垂直相鄰的兩個第一介層窗通過該第二介層窗進行連接。2.如權利要求1所述的電阻式隨機存取存儲器，其中該些第一介層窗的寬度大于該些第二介層窗的寬度。3.如權利要求1所述的電阻式隨機存取存儲器，其中各該導線的底面高于位于其下方的各該第二介層窗的頂面。4.如權利要求1所述的電阻式隨機存取存儲器，其中各該可變電阻結構包括一可變電阻層。5.如權利要求4所述的電阻式隨機存取存儲器，其中各該可變電阻結構還包括一絕緣層，設置于該可變電阻層與各該第一介層窗之間或該可變電阻層與各該導線之間。6.如權利要求1所述的電阻式隨機存取存儲器，其中當該至少一存儲單元串為多串時，水平相鄰的兩個存儲單元共用位于其間的該導線。7.如權利要求1所述的電阻式隨機存取存儲器，其中該些導線的形狀包括條狀或指狀。8.如權利要求1所述的電阻式隨機存取存儲器，還包括至少一晶體管，設置于該基底上，且該至少一晶體管的一端子通過該些第二介層窗電連接于該些第一介層窗。9.如權利要求8所述的電阻式隨機存取存儲器，其中當該至少一晶體管為多個時，還包括至少一隔離結構，設置于該基底中，且該些晶體管通過該至少一隔離結構而彼此隔離。10.一種電阻式隨機存取存儲器的制造方法，包括: 在一基底上形成一介電層； 在該介電層中形成至少一存儲單元串，該至少一存儲單元串包括: 多個存儲單元，該些存儲單元垂直相鄰地設置于該介電層中，且各該存儲單元包括: 一第一介層窗； 二導線，分別設置于該第一介層窗的兩側；以及二可變電阻結構，分別設置于該第一介層窗與該些導線之間，其中在垂直相鄰的兩個存儲單元中，位于上方的該存儲單元的該些可變電阻結構與位于下方的該存儲單元的該些可變電阻結構彼此隔離；以及 多個第二介層窗，分別設置于該些第一介層窗下方的該介電層中并連接于該些第一介層窗，且垂直相鄰的兩個第一介層窗通過該第二介層窗進行連接。11.如權利要求10所述的電阻式隨機存取存儲器的制造方法，其中該介電層的形成方法包括化學氣相沉積法。12.如權利要求10所述的電阻式隨機存取存儲器的制造方法，其中該些第一介層窗的形成方法包括組合使用光刻制作工藝、蝕刻制作工藝與沉積制作工藝而形成或通過金屬鑲嵌法而形成。13.如權利要求10所述的電阻式隨機存取存儲器的制造方法，其中該些第一介層窗的寬度大于該些第二介層窗的寬度。14.如權利要求10所述的電阻式隨機存取存儲器的制造方法，其中各該導線的形成方法包括: 將位于各該第一介層窗兩側的該介電層移除，以于各該第一介層窗兩側分別形成一開P ； 形成填滿該些開口的一導線材料層；以及 移除位于該些開口以外的該導線材料層。15.如權利要求14所述的電阻式隨機存取存儲器的制造方法，其中各該開口的底部高于各該第一介層窗的底面。16.如權利要求10所述的電阻式隨機存取存儲器的制造方法，其中該些可變電阻結構的形成方法包括: 在該些第一介層窗上形成共形的一可變電阻材料層；以及 對該可變電阻材料層進行一回蝕刻制作工藝。17.如權利要求16所述的電阻式隨機存取存儲器的制造方法，其中該些可變電阻結構的形成方法還包括于形成該可變電阻材料層之前或之后，在該些第一介層窗上形成共形的一絕緣材料層。18.如權利要求10所述的電阻式隨機存取存儲器的制造方法，其中該些第二介層窗的形成方法包括組合使用光刻制作工藝、蝕刻制作工藝與沉積制作工藝而形成或通過金屬鑲嵌法而形成。19.如權利要求10所述的電阻式隨機存取存儲器的制造方法，還包括于形成該介電層之前，在該基底上形成至少一晶體管，且該至少一晶體管的一端子通過該些第二介層窗電連接于該些第一介層窗。20.如權利要求19所述的電阻式隨機存取存儲器的制造方法，其中當該至少一晶體管為多個時，還包括在該基底中形成至少一隔離結構，且該些晶體管通過該至少一隔離結構而彼此隔離。
【專利摘要】本發明公開一種電阻式隨機存取存儲器及其制造方法，該電阻式隨機存取存儲器包括基底、介電層與至少一存儲單元串。介電層設置于基底上。存儲單元串包括多個存儲單元與多個第二介層窗。存儲單元垂直相鄰地設置于介電層中，且各個存儲單元包括第一介層窗、二導線與二可變電阻結構。導線分別設置于第一介層窗的兩側。可變電阻結構分別設置于第一介層窗與導線之間。在垂直相鄰的兩個存儲單元中，位于上方的存儲單元的可變電阻結構與位于下方的存儲單元的可變電阻結構彼此隔離。第二介層窗分別設置于第一介層窗下方的介電層中并連接于第一介層窗，且垂直相鄰的兩個第一介層窗通過第二介層窗進行連接。
【IPC分類】H01L45/00, H01L27/24
【公開號】CN105655485
【申請號】
【發明人】徐懋騰
【申請人】力晶科技股份有限公司
【公開日】2016年6月8日
【申請日】2014年11月13日