致動器控制裝置的制作方法

本發明涉及致動器控制裝置，尤其涉及能夠靈敏度良好地檢測致動器的異常的致動器控制裝置。

背景技術：

以往，在醫療領域和工業領域等中廣泛地應用具備內窺鏡和處理器等的內窺鏡系統，該內窺鏡對被檢體的內部的被攝體進行拍攝，該處理器生成由內窺鏡拍攝到的被攝體的觀察圖像。

在該內窺鏡中，在插入部的前端設置有致動器，該致動器用于使搭載于前端的焦點調節透鏡移動到所期望的位置。另一方面，在處理器中設置有致動器控制裝置，該致動器控制裝置生成用于驅動致動器的驅動信號、或者檢測致動器的異常。

例如，在日本特開平9-242589號公報中公開了如下的電磁致動器驅動電路：在致動器的非驅動期間使微弱電流流過致動器，通過檢測電流值或電壓值的變化而進行致動器的異常檢測。

然而，在日本特開平9-242589號公報所公開的電磁致動器驅動電路中，對于像使用了電磁線圈的致動器那樣電阻值較小的致動器，存在只通過流過微弱電流無法檢測電阻值的微小變化這樣的問題。即，在以往的電磁致動器驅動電路中，能夠通過流過微弱電流而檢測斷線等，但由于電磁線圈的相鄰的卷線間的短路等的電阻值的變化微小，因此無法檢測異常。

另一方面，當為了提高靈敏度、即為了可靠地檢測致動器的異常而增大電流值時，無論是否在致動器的非驅動期間，由于較大的電流流過致動器，因此存在引起致動器進行錯誤動作這樣的問題。

因此，本發明的目的在于，提供能夠在不使致動器進行錯誤動作的情況下靈敏度良好地檢測致動器的微小的電阻值的變化的致動器控制裝置。

技術實現要素：

用于解決課題的手段

本發明的一個方式的致動器控制裝置具有：驅動控制電路，其在電流施加期間對致動器施加驅動電流，以使得所述致動器驅動被驅動體；電流控制部，其能夠與所述驅動控制電路連接，對所述驅動控制電路施加給所述致動器的所述驅動電流的電流值進行控制；驅動用電源，其能夠與所述驅動控制電路連接，供給電源電壓以使得所述驅動電流流過所述致動器；電阻檢測用電源，其能夠與所述驅動控制電路連接，在所述電流施加期間內的規定的期間供給電源電壓，以使得與所述電流控制部施加給所述致動器的所述驅動電流相等的電流值的檢測用電流流過所述致動器；檢測用電阻，其能夠與所述驅動控制電路連接，被設定與所述致動器的電阻值大致相同的電阻值；第一切換部，其切換所述驅動控制電路的連接目的地，以使得在所述電流施加期間內的規定的期間，將所述電阻檢測用電源與所述驅動控制電路連接，在所述規定的期間外，將所述驅動用電源與所述驅動控制電路連接；第二切換部，其切換所述驅動控制電路的連接目的地，以使得在所述電流施加期間內的規定的期間，將所述檢測用電阻與所述驅動控制電路連接，在所述規定的期間外，將所述電流控制部與所述驅動控制電路連接；以及異常檢測部，其能夠與所述驅動控制電路連接，在所述電流施加期間內的規定的期間，通過檢測所述檢測用電阻的電壓值的變化而檢測所述致動器的電阻值的變化，并根據該檢測結果來檢測所述致動器的異常。

附圖說明

圖1是示出第一實施方式的內窺鏡系統的結構的圖。

圖2是用于說明第一實施方式的電阻檢測定時的圖。

圖3是示出第一實施方式的變形例1的內窺鏡系統的結構的圖。

圖4是用于說明變形例1的電阻檢測定時的圖。

圖5是示出第一實施方式的變形例2的內窺鏡系統的結構的圖。

圖6是示出第二實施方式的內窺鏡系統的結構的圖。

具體實施方式

以下，參照附圖對本發明的實施方式進行說明。

(第一實施方式)

首先，使用圖1對第一實施方式的內窺鏡系統的結構進行說明。圖1是示出第一實施方式的內窺鏡系統的結構的圖。

如圖1所示，內窺鏡系統1構成為具有內窺鏡(鏡體)2、處理器3以及監視器4。內窺鏡2具有插入到被檢體內的細長的插入部10，并且內窺鏡2經由設置在插入部10的基端側的未圖示的連接器裝卸自如地與處理器3連接。

插入部10具有前端部12，該前端部12設置有對被攝體進行拍攝的攝像元件11。在該前端部12設置有由例如電磁線圈構成的致動器13，該致動器13使設置于前端部12的焦點調節透鏡向所期望的方向移動。并且，在前端部12的基端側設置有使前端部12向期望的方向彎曲的彎曲部14。另外，對致動器13由電磁線圈構成的情況進行說明，但不限于此。并且，致動器13設置于前端部12，但不限于此，例如也可以設置于未圖示的內窺鏡2的操作部。

構成本實施方式的致動器控制裝置的處理器3構成為具有：驅動用電源Vdrv、電阻檢測用電源電路21、切換開關22、驅動電路23、通電線纜24、切換開關25、恒流電路26、檢測用電阻RL、放大電路27、FPGA 28、揚聲器29以及LED 30，其中，該驅動用電源Vdrv以使驅動電流流過致動器13的方式供給電源電壓。另外，雖然省略圖示，但處理器3構成為還具有驅動電路和影像處理電路等，該驅動電路向攝像元件11供給驅動信號，該影像處理電路對攝像元件11所拍攝的攝像信號實施規定的影像處理，并在監視器4中顯示內窺鏡圖像。

從FPGA 28向切換開關22和切換開關25輸入電阻檢測定時信號。電阻檢測定時信號是用于檢測致動器13的電阻值的定時信號，切換開關22和切換開關25分別根據來自FPGA 28的電阻檢測定時信號來切換連接目的地。

具體而言，作為第一切換部的切換開關22在致動器13的驅動時，根據電阻檢測定時信號切換為將致動器13的驅動用的驅動用電源Vdrv和驅動電路23連接。并且，作為第二切換部的切換開關25在致動器13的驅動時，根據電阻檢測定時信號切換為將驅動電路23和恒流電路26連接。

另一方面，切換開關22在致動器13的電阻檢測時，根據電阻檢測定時信號切換為將致動器13的電阻檢測用的電阻檢測用電源電路21和驅動電路23連接。并且，切換開關25在致動器13的電阻檢測時，根據電阻檢測定時信號切換為將驅動電路 23和檢測用電阻RL連接。

檢測用電阻RL被設定為與使致動器13和通電線纜24相加得到的電阻值大致相同的電阻值，以使得致動器13的電阻檢測的靈敏度最大。

在本實施方式中，檢測致動器13的電阻值的電阻檢測期間被設定在致動器13的驅動期間中。因此，電阻檢測用電源電路21的電阻檢測用電源Vdet的電壓值被設定為使與用于驅動致動器13的驅動電流相同電平的電流流過致動器13那樣的值。另外，關于驅動用電源Vdrv與電阻檢測用電源Vdet的電壓的大小關系，由于電阻檢測用電源Vdet的電壓值根據將致動器13和通電線纜24相加得到的電阻值而發生變化，因此無法一概地確定，大小關系是根據致動器13的種類等而決定的。

驅動電路23在內窺鏡2與處理器3連接時，經由通電線纜24與致動器13連接。驅動電路23例如是由四個開關元件(例如，MOSFET、雙極晶體管等)構成的H橋電路。作為驅動控制電路的驅動電路23根據來自FPGA 28的驅動/停止控制信號使四個開關元件接通/切斷，從而對致動器13施加驅動電流以使得致動器13驅動被驅動體。

作為電流控制部的恒流電路26在致動器13的驅動時經由切換開關25與驅動電路23連接，根據來自FPGA 28的控制信號來控制驅動電路23對致動器13施加的電流值。

在致動器13的電阻檢測期間，根據來自FPGA 28的電阻檢測定時信號對切換開關22進行切換以使得電阻檢測用電源電路21和驅動電路23連接，并且對切換開關25進行切換以使得驅動電路23和檢測用電阻RL連接。在致動器13的電阻檢測期間由檢測用電阻RL檢測到的電壓在被放大電路27放大之后，輸入給FPGA 28。

作為異常檢測部的FPGA 28對檢測用電阻RL的電壓值和致動器13在正常狀態時的電壓值進行比較，在各電壓值的差值大于規定的值的情況下，檢測出致動器13存在異常。更具體而言，FPGA 28由如下部分構成：電位差檢測部，其檢測致動器13的電阻與檢測用電阻RL的分壓點的電位變化；比較部，其對該檢測結果和規定的值進行比較；以及判定部，其根據該比較結果，對致動器13有無異常進行判定。

FPGA 28在檢測出致動器13存在異常時，向監視器4輸出異常檢測信號，從而在監視器4上進行通知異常的顯示，向用戶通知致動器13的異常。另外，FPGA 28也可以將異常檢測信號輸出給揚聲器29或LED 30，使用聲音或光向用戶通知致 動器13的異常。

接下來，對這樣構成的內窺鏡系統1的動作進行說明。

在致動器13的驅動時，切換開關22根據來自FPGA 28的電阻檢測定時信號進行控制以使得驅動用電源Vdrv和驅動電路23連接。并且，切換開關25根據來自FPGA 28的電阻檢測定時信號進行控制以使得驅動電路23和恒流電路26連接。由此，在致動器13的驅動時，用于驅動致動器13的驅動電流在驅動用電源Vdrv、驅動電路23、致動器13、恒流電路26以及GND的路徑上流動。

另一方面，在致動器13的電阻檢測時，切換開關22根據來自FPGA 28的電阻檢測定時信號進行控制以使得電阻檢測用電源電路21和驅動電路23連接。并且，切換開關25根據來自FPGA 28的電阻檢測定時信號進行控制以使得驅動電路23和檢測用電阻RL連接。由此，在致動器13的電阻檢測時，用于檢測致動器13的電阻值的電流在電阻檢測用電源電路21、驅動電路23、致動器13、檢測用電阻RL以及GND的路徑上流動。

檢測用電阻RL的電阻值成為與將致動器13和通電線纜24相加得到的電阻值大致相同的電阻值。在存在由電磁線圈構成的致動器13的相鄰的卷線間的短路等異常的情況下，致動器13的電阻值發生變化，從而檢測用電阻RL的電壓值發生變化。

FPGA 28通過使該電壓值與正常時的電壓值進行比較而檢測致動器13的異常。例如，在電磁線圈的相鄰的卷線間短路的情況下，致動器13的電阻值下降，與此相伴，檢測用電阻RL的電壓值變高。FPGA 28根據這樣的電壓值的變化來檢測致動器13的異常。FPGA 28在檢測出致動器13的異常的情況下，將異常檢測信號輸出給監視器4，向用戶通知致動器13的異常。

圖2是用于說明第一實施方式的電阻檢測定時的圖。

如圖2所示，致動器13的電阻檢測期間被設定在致動器13的驅動期間的規定的期間中。在致動器13的驅動期間，根據來自FPGA 28的電阻檢測定時信號對切換開關22和切換開關25的連接目的地進行切換，使得電流在電阻檢測用電源電路21、驅動電路23、致動器13、檢測用電阻RL以及GND的路徑上流動。

如上所述，由于設定電阻檢測用電源電路21的電壓值以使得與致動器13的驅動電流(在驅動期間流動的電流)相同電平的電流流過，因此在電阻檢測期間不會使致動器13發生錯誤動作。

這樣，構成本實施方式的致動器控制裝置的處理器3在致動器13的驅動期間對切換開關22和切換開關25的連接目的地進行切換而設置電阻檢測期間。而且，處理器3在電阻檢測期間使與致動器13的驅動電流相同電平的電流流過致動器13。

以往，在不驅動致動器的非驅動期間中設置致動器的電阻檢測期間，但在該情況下，為了使致動器不進行錯誤動作，只能使微弱電流流過致動器。因此，無法檢測由相鄰的卷線間的短路等引起的致動器的微小的電阻值的變化。

對此，在本實施方式的處理器3中，在致動器13的驅動期間中設置致動器13的電阻檢測期間，并在該電阻檢測期間使與致動器13的驅動電流相同電平的電流流過致動器13。因此，能夠在電阻檢測期間使與驅動電流相同電平的較大的電流流過致動器13，因此能夠提高致動器13的電阻值的檢測靈敏度，易于將致動器13的微小的電阻值的變化檢測為異常。其結果為，能夠靈敏度良好地檢測出由電磁線圈等構成的致動器13的相鄰的卷線間的短路等引起的微小的電阻值的降低。

并且，由于處理器3在電阻檢測期間也流過與致動器13的驅動電流相同電平的電流，因此能夠在不會引起致動器13的錯誤動作的情況下使致動器13的驅動控制變得容易。而且，由于處理器3在電阻檢測期間也流過與致動器13的驅動電流相同電平的電流，因此即使在電阻檢測期間中受到干擾(沖擊力、電磁噪聲)的影響，致動器13進行錯誤動作的可能性也減少。另外，處理器3不僅能夠檢測電磁線圈的相鄰的卷線間的短路，還能夠檢測因經年劣化引起的致動器13的電阻值的變化。

由此，根據本實施方式的致動器控制裝置，能夠在不使致動器進行錯誤動作的情況下靈敏度良好地檢測致動器的微小的電阻值的變化。

(變形例1)

接下來，對第一實施方式的變形例1進行說明。

圖3是示出第一實施方式的變形例1的內窺鏡系統的結構的圖。另外，在圖3中，對與圖1相同的結構標注相同的標號并省略說明。

在上述的實施方式中，在致動器13的驅動期間中設定了電阻檢測期間，但在變形例1中，在致動器13的保持期間中設定電阻檢測期間。該致動器13的保持期間是保持致動器13、即保持焦點調節透鏡的位置的期間。

如圖3所示，處理器3a構成為刪除圖1的恒流電路26并且添加保持用電源Vdrv1和切換開關31。并且，處理器3a構成為使用電阻檢測用電源電路21a來代替圖1的 電阻檢測用電源電路21。

保持用電源Vdrv1是在保持致動器13時使用的電源，具有比驅動用電源Vdrv小的電壓值。

切換開關31根據來自FPGA 28的驅動/保持控制信號來切換連接目的地。切換開關31在被輸入用于驅動致動器13的驅動/保持控制信號時，進行切換以使得驅動用電源Vdrv和切換開關22連接。另一方面，切換開關31在被輸入用于保持致動器13的驅動/保持控制信號時，進行切換以使得保持用電源Vdrv1和切換開關22連接。

切換開關22和切換開關25與第一實施方式同樣，根據來自FPGA 28的電阻檢測定時信號來切換連接目的地。由此，在致動器13的驅動時，驅動電流在驅動用電源Vdrv、驅動電路23、致動器13以及GND的路徑上流動。并且，在致動器13的保持時，保持電流在保持用電源Vdrv1、驅動電路23、致動器13以及GND的路徑上流動。而且，在致動器13的電阻檢測時，電流在電阻檢測用電源電路21a、驅動電路23、致動器13、檢測用電阻RL以及GND的路徑上流動。

在本變形例1中，檢測致動器13的電阻值的電阻檢測期間被設定在致動器13的保持期間中。因此，電阻檢測用電源電路21a的電阻檢測用電源Vdet的電壓值被設定為使與用于保持致動器13的保持電流相同電平的電流流過致動器13那樣的值。

致動器13的電阻檢測的方法與第一實施方式相同，在致動器13的保持期間的規定的期間，對切換開關22的連接目的地進行切換以使得電阻檢測用電源電路21a和驅動電路23連接，并對切換開關25的連接目的地進行切換以使得驅動電路23和檢測用電阻RL連接。而且，FPGA 28將檢測用電阻RL的電壓值與致動器13在正常時的電壓值進行比較，從而檢測致動器13是否存在異常。

這里，使用圖4對變形例1的電阻檢測定時進行說明。圖4是用于說明變形例1的電阻檢測定時的圖。

如圖4所示，致動器13的電阻檢測期間設定在致動器13的保持期間的規定的期間中。在致動器13的保持期間，根據來自FPGA 28的電阻檢測定時信號對切換開關22和切換開關25的連接目的地進行切換，使得電流在電阻檢測用電源電路21a、驅動電路23、致動器13、檢測用電阻RL以及GND的路徑上流動。

如上所述，由于設定電阻檢測用電源電路21a的電壓值以使得與致動器13的保持電流(在保持期間流動的電流)相同電平的電流流過，因此在電阻檢測期間不會使 致動器13發生錯誤動作。

這樣，構成致動器控制裝置的變形例1的處理器3a在致動器13的保持期間對切換開關22和切換開關25的連接目的地進行切換而設置電阻檢測期間。而且，處理器3a在電阻檢測期間使與致動器13的保持電流相同電平的電流流過致動器13。

在該保持期間流過致動器13的保持電流小于致動器13的驅動電流，但該保持電流是比在致動器13的非驅動期間流動的微弱電流大的電流。因此，當在致動器13的保持期間中設定了電阻檢測期間的情況下，也能夠使與保持電流相同電平的較大的電流流過致動器13，因此與第一實施方式同樣，能夠提高致動器13的電阻值的檢測靈敏度。

由此，根據變形例1的致動器控制裝置，能夠與第一實施方式同樣，在不使致動器進行錯誤動作的情況下靈敏度良好地檢測致動器的微小的電阻值的變化。

(變形例2)

接下來，對第一實施方式的變形例2進行說明。

圖5是示出第一實施方式的變形例2的內窺鏡系統的結構的圖。另外，在圖5中，對與圖3相同的結構標注相同的標號并省略說明。

如圖5所示，處理器3b構成為刪除圖3的保持用電源Vdrv1和切換開關31，并且添加切換開關32、驅動用電阻RD以及保持用電阻RH。

切換開關32根據來自FPGA 28的驅動/保持控制信號來切換連接目的地。切換開關32在被輸入用于驅動致動器13的驅動/保持控制信號時，進行切換以使得切換開關25和驅動用電阻RD連接。另一方面，切換開關32在被輸入用于保持致動器13的驅動/保持控制信號時進行切換以使得切換開關25和保持用電阻RH連接。

在本變形例2中，根據驅動用電阻RD的電阻值與保持用電阻RH的電阻值的差異而使致動器13的驅動電流和保持電流發生變化。另外，為了抑制處理器3b的消耗電力，也可以使驅動用電阻RD的電阻值為零。

切換開關22和切換開關25與第一實施方式同樣，根據來自FPGA 28的電阻檢測定時信號來切換連接目的地。由此，在致動器13的驅動時，驅動電流在驅動用電源Vdrv、驅動電路23、致動器13、驅動用電阻RD以及GND的路徑上流動。并且，在致動器13的保持時，保持電流在驅動用電源Vdrv、驅動電路23、致動器13、保持用電阻RH以及GND的路徑上流動。

在本變形例2中，檢測致動器13的電阻值的電阻檢測期間與上述的變形例1同樣(參照圖4)，被設定在致動器13的保持期間中。因此，電阻檢測用電源電路21a的電阻檢測用電源Vdet的電壓值被設定為使與用于保持致動器13的保持電流相同電平的電流流過致動器13那樣的值。

致動器13的電阻檢測的方法與變形例1相同，在致動器13的保持期間的規定的期間中，對切換開關22的連接目的地進行切換以使得電阻檢測用電源電路21a和驅動電路23連接，對切換開關25的連接目的地進行切換以使得驅動電路23和檢測用電阻RL連接。而且，FPGA 28將檢測用電阻RL的電壓值與致動器13在正常時的電壓值進行比較，檢測致動器13是否存在異常。

如上所述，本變形例2的處理器3b與變形例1同樣，在致動器13的保持期間中設定電阻檢測期間，因此能夠在電阻檢測期間使與保持電流相同電平的較大的電流流過致動器13，因此與變形例1同樣，能夠提高致動器13的電阻值的檢測靈敏度。

由此，根據變形例2的致動器控制裝置，與第一實施方式的變形例1同樣，能夠在不使致動器進行錯誤動作的情況下靈敏度良好地檢測致動器的微小的電阻值的變化。

(第二實施方式)

接下來，對第二實施方式進行說明。

圖6是示出第二實施方式的內窺鏡系統的結構的圖。另外，在圖6中，對與圖1相同的結標注相同的標號并省略說明。

如圖6所示，本實施方式的內窺鏡2a相對于圖1的內窺鏡2構成為具有保存了內窺鏡信息的ROM 33。保存在作為存儲部的ROM 33中的內窺鏡信息至少包含致動器13的初始電阻值的信息、有無保持期間的信息、與電阻檢測期間的定時有關的信息。另外，ROM 33也可以保存致動器13的驅動期間和保持期間的脈沖寬度(長度)的信息等。

并且，處理器3c構成為使用分別具有可變電源的電阻檢測用電源電路21b和電位計(檢測用可變電阻)RL1來代替圖1的電阻檢測用電源電路21和檢測用電阻RL。

當與內窺鏡2a連接時，處理器3c的FPGA 28從ROM 33讀出內窺鏡信息。FPGA 28根據內窺鏡信息的致動器13的初始電阻值的信息對電位計RL1的電阻值進行可變控制以使得電阻檢測靈敏度最大。并且，FPGA 28根據內窺鏡信息的致動器13的初 始電阻值的信息，在電阻檢測期間對電阻檢測用電源電路21b的電阻檢測用電源Vdet的電壓值進行控制以使得與致動器13的保持電流相同電平的電流流過致動器13。

而且，作為控制部的FPGA 28根據從ROM 33讀出的有無保持期間的信息和與電阻檢測期間的定時有關的信息而對切換開關22和切換開關25的連接目的地進行切換，在規定的期間和定時進行致動器13的電阻檢測。

致動器13的電阻檢測的方法與上述的各變形例相同，在致動器13的保持期間的規定的期間，對切換開關22的連接目的地進行切換以使得電阻檢測用電源電路21b和驅動電路23連接，對切換開關25的連接目的地進行切換以使得驅動電路23和電位計RL1連接。而且，FPGA 28將電位計RL1的電壓值與致動器13在正常時的電壓值進行比較，檢測致動器13是否存在異常。

另外，FPGA 28在根據保存在ROM 33中的有無保持期間的信息判定為不存在保持期間的情況下，只要對電阻檢測用電源電路21b的電阻檢測用電源Vdet的電壓值進行可變控制以使得與致動器13的驅動電流相同電平的電流流過致動器13，并且與第一實施方式同樣地在致動器13的驅動期間進行電阻檢測即可。

如上所述，處理器3c根據保存在ROM 33中的致動器13的初始電阻值對電位計RL1的電阻值和電阻檢測用電源電路21b的電阻檢測用電源Vdet的電壓值進行可變控制。而且，處理器3c根據保存在ROM 33中的有無保持期間的信息和與電阻檢測期間的定時有關的信息，在規定的期間和定時進行致動器13的電阻檢測。

其結果為，構成本實施方式的致動器控制裝置的處理器3c能夠根據搭載于內窺鏡2a的致動器13的種類而進行最適合的異常檢測。

由此，根據本實施方式的致動器控制裝置，與第一實施方式同樣，能夠在不使致動器進行錯誤動作的情況下靈敏度良好地檢測致動器的微小的電阻值的變化。

并且，由于處理器3c根據致動器13的初始電阻值對電位計RL1的電阻值和電阻檢測用電源電路21b的電阻檢測用電源Vdet的電壓值進行可變控制，因此即使在存在致動器13的個體差異的情況下，也能夠靈敏度良好地進行致動器13的異常檢測。

而且，由于處理器3c根據致動器13的初始電阻值對電位計RL1的電阻值和電阻檢測用電源電路21b的電阻檢測用電源Vdet的電壓值進行可變控制，因此能夠檢測出相對于初始出廠時的致動器13的劣化。

本發明不限于上述的實施方式和變形例，在不改變本發明的主旨的范圍內，能夠 進行各種變更、改變等。

本申請是以2014年6月20日在日本申請的特愿2014-127533號公報為優先權主張的基礎而進行申請的，上述的公開內容被引用于本申請的說明書、權利要求書、附圖。