碳化硅外延基板的制作方法

本公開涉及碳化硅外延基板。

背景技術：

日本特開2014-17439號公報(專利文獻1)公開了可以用于碳化硅的外延生長的CVD(化學氣相沉積)裝置。

現有技術文獻

專利文獻

專利文獻1：日本特開2014-17439號公報

技術實現要素：

本公開的碳化硅外延基板包含：碳化硅單晶基板；和在所述碳化硅單晶基板上的外延層。所述碳化硅單晶基板具有100mm以上的直徑。所述外延層具有10μm以上的厚度。所述外延層具有1×10¹⁴cm^-3以上且1×10¹⁶cm^-3以下的載流子濃度。所述外延層的面內的載流子濃度的標準偏差對所述面內的載流子濃度的平均值的比率為10％以下。所述外延層具有主表面。所述主表面在三維表面粗糙度測量中具有0.3nm以下的算術平均粗糙度Sa。在所述主表面中，源于貫通螺旋位錯的凹坑的面密度為1000個cm^-2以下。所述凹坑各自具有自所述主表面起算8nm以上的最大深度。

附圖說明

圖1為顯示載流子濃度的測量點的示意圖。

圖2為顯示本公開中的碳化硅外延基板的構造的示意剖視圖。

圖3為顯示凹坑的平面形狀的第一例的概略示意圖。

圖4為顯示凹坑的平面形狀的第二例的概略示意圖。

圖5為顯示凹坑的平面形狀的第三例的概略示意圖。

圖6為示意性顯示本公開中的碳化硅外延基板的制造方法的流程圖。

圖7為CVD設備的示意側面透視圖。

圖8為沿圖7的VIII-VIII線的示意剖視圖。

圖9為顯示基座周圍的構造的示意平面圖。

圖10為顯示外延層的直徑方向上的氮濃度分布的第一例的圖。

圖11為顯示基座周圍的構造的示意剖視圖。

圖12為顯示外延層的直徑方向上的氮濃度分布的第二例的圖。

具體實施方式

[本公開的實施方式的說明]

[第一實施方式]

首先，列出并說明本公開的第一實施方式。

[1]本公開的碳化硅外延基板包含：碳化硅單晶基板；和在所述碳化硅單晶基板上的外延層。所述碳化硅單晶基板具有100mm以上的直徑。所述外延層具有10μm以上的厚度。所述外延層具有1×10¹⁴cm^-3以上且1×10¹⁶cm^-3以下的載流子濃度。所述外延層的面內的載流子濃度的標準偏差對所述面內的載流子濃度的平均值的比率為10％以下。所述外延層具有主表面。所述主表面在三維表面粗糙度測量中具有0.3nm以下的算術平均粗糙度Sa。在所述主表面中，源于貫通螺旋位錯的凹坑的面密度為1000個cm^-2以下。所述凹坑各自具有自所述主表面起算8nm以上的最大深度。

本公開的碳化硅外延基板為同時具有外延層中的載流子濃度的面內均勻性和外延層的表面性質的基板。換句話說，在本公開的外延基板中，載流子濃度的面內均勻性高，外延層的表面粗糙度小，并且外延層的表面中的深凹坑的量減少。

在[1]中，面內的載流子濃度的標準偏差(σ)對面內的載流子濃度的平均值(ave)的比率(σ/ave)表示載流子濃度的面內均勻性。該比率越低，可以評價為載流子濃度的面內均勻性越高。載流子濃度表示通過汞探針型C-V測量裝置測量的有效載流子濃度。假設探針的面積為0.01cm²。假設載流子濃度的平均值和標準偏差是基于面內的9個點處的測量結果來確定的。所述9個點在面內以十字狀進行設定。

圖1為顯示載流子濃度的測量位置的示意圖。如圖1所示，在碳化硅外延基板100中，十字交叉點是碳化硅外延基板100的中心附近的測量點5中的一個。測量點5以基本上相等的間隔設置。

在上述[1]中，算術平均粗糙度Sa為國際標準ISO25178中定義的三維表面性質參數。算術平均粗糙度Sa為通過將算術平均粗糙度Ra擴展到平面而獲得的粗糙度。例如，可以使用白光干涉顯微鏡等來測量算術平均粗糙度Sa。在測量時，假設要測量的面積為255μm見方。

在上述[1]中，各個凹坑為以溝槽狀在外延層的表面中形成的微小缺陷。據認為凹坑源于外延層中的貫通螺旋位錯、貫通刃型位錯和貫通混合位錯。在本說明書中，包含螺型位錯分量的貫通混合位錯也被認為是貫通螺旋位錯。

源于貫通螺旋位錯的凹坑容易變深。這大概是因為位錯周圍的應變相對大。本發明人發現了如下制造方法：通過該方法，源于貫通螺旋位錯的凹坑的深度可以是淺的。具體地，根據本公開的制造方法，可以將源于貫通螺旋位錯且具有自外延層的主表面起算8nm以上的最大深度的凹坑的面密度抑制為1000個cm^-2。此外，根據本公開的制造方法，在外延層的表面中的算術平均粗糙度Sa也可以為0.3nm以下。后面將對本公開的制造方法的詳情進行說明。

通過蝕坑法或X射線形貌法確認凹坑是否源于貫通螺旋位錯。當外延層形成在碳化硅單晶基板的(0001)面側時，使用蝕坑法。在蝕坑法的情況下，例如可以如下確定源于貫通螺旋位錯的凹坑。需要說明的是，在此的蝕刻條件僅僅是示例性的，并且可以根據例如外延層的厚度、摻雜濃度等而改變。以下條件假設的是外延層的厚度為約10μm至約50μm的情況。

在蝕刻中，使用熔融氫氧化鉀(KOH)。熔融KOH的溫度設定為約500℃至約550℃。蝕刻時間設定為約5分鐘至約10分鐘。蝕刻后，使用Nomarski微分干涉顯微鏡觀察外延層的表面。源于貫通螺旋位錯的凹坑形成比源于貫通刃型位錯的凹坑所形成的蝕坑大的蝕坑。例如，源于貫通螺旋位錯的蝕坑具有六邊形平面形狀，并且六邊形的對角線長度通常為約30μm至約50μm。例如，源于貫通刃型位錯的蝕坑具有六邊形平面形狀并且比源于貫通螺旋位錯的蝕坑小。在源于貫通刃型位錯的蝕坑中，六邊形的對角線長度通常為約15μm至約20μm。

當外延層形成在碳化硅單晶基板的(000-1)面側時，使用X射線形貌法。當外延層的厚度為約10μm至約50μm時，衍射矢量g可以設定為g＝11-28，并且穿透長度可以設定為約20μm。在比貫通刃型位錯的對比度強的對比度下觀察貫通螺旋位錯。

使用AFM(原子力顯微鏡)測量凹坑自主表面起算的最大深度。在此使用的AFM可以例如為由Veeco提供的“Dimension 300”等。對于AFM的懸臂，由Bruker提供的“NCHV-10V”等是合適的。在測量時，AFM的各條件設定如下。測量模式設定為輕敲模式。輕敲模式中的測量區域設定為5μm見方。對于在輕敲模式中的采樣，將測量區域中的掃描速度設定為每周期5秒，將掃描行數(走査ライン數)設定為512，并且對于一個掃描行設定512個測量點。此外，懸臂的受控位移設定為15.50nm。

使用上述AFM測量和包含共焦微分干涉顯微鏡的缺陷檢查裝置兩者，測量各自具有自主表面起算8nm以上的最大深度的凹坑的面密度。作為包含共焦微分干涉顯微鏡的缺陷檢查裝置，可以使用由Lasertec提供的WASAVI系列“SICA 6X”等。物鏡的放大倍率設定為10倍。

通過將AFM測量中的深度數據與共焦顯微鏡測量中的凹坑圖像相結合，定義具有8nm以上的最大深度的凹坑的形狀。通過分析外延層的整個表面，檢測出滿足定義的凹坑。通過將檢測出的凹坑的數目除以外延層的表面的面積，可以計算出凹坑的面密度。假設該測量中的整個表面通常不包括不用于半導體裝置的區域。不用于半導體裝置的區域例如為自基板的邊緣起算3mm的區域。

[2]凹坑的面密度可以為100個cm^-2以下。

[3]凹坑的面密度可以為10個cm^-2以下。

[4]凹坑的面密度可以為1個cm^-2以下。

[5]碳化硅單晶基板可以具有150mm以上的直徑。

[6]碳化硅單晶基板可以具有200mm以上的直徑。

[7]外延層的面內的載流子濃度的標準偏差對所述面內的載流子濃度的平均值的比率可以為5％以下。

[8]凹坑各自可以具有自主表面起算20nm以上的最大深度。

[9]凹坑各自可以具有包含第一寬度和第二寬度的平面形狀，所述第一寬度在第一方向上延伸，所述第二寬度在垂直于所述第一方向的第二方向上延伸。在這種情況下，第一寬度為第二寬度的兩倍以上。

[10]本公開的碳化硅外延基板可以為如下構造。

也就是說，碳化硅外延基板包含：碳化硅單晶基板；和在所述碳化硅單晶基板上的外延層。所述碳化硅單晶基板具有100mm以上的直徑。所述外延層具有10μm以上的厚度。所述外延層具有1×10¹⁴cm^-3以上且1×10¹⁶cm^-3以下的載流子濃度。所述外延層的面內的載流子濃度的標準偏差對所述面內的載流子濃度的平均值的比率為10％以下。所述外延層具有主表面。所述主表面在三維表面粗糙度測量中具有0.3nm以下的算術平均粗糙度Sa。在主表面中，源于貫通螺旋位錯的凹坑的面密度為1000個cm^-2以下。凹坑各自具有包含第一寬度和第二寬度的平面形狀，所述第一寬度在第一方向上延伸，所述第二寬度在垂直于所述第一方向的第二方向上延伸。第一寬度為第二寬度的兩倍以上。凹坑各自具有自主表面起算20nm以上的最大深度。

[第一實施方式的詳情]

下文中，將對本公開的實施方式的詳情進行說明。然而，本公開的實施方式不限于下面的說明。在下面的說明中，相同或相應的要素被給予相同的附圖標記，并且不再重復說明。關于晶體學表示，個別取向由[]表示，集合取向由<>表示，并且個別平面由()表示，集合平面由{}表示。通常，通過在數字上方加上“-”(棒)來表示具有負結晶學指數的平面。然而，在本說明書中，為了便于說明，通過在數字之前加上負號來表示負結晶學指數。

[碳化硅外延基板]

圖2為顯示本公開中的碳化硅外延基板的示例性構造的示意剖視圖。如圖2中所示，碳化硅外延基板100包含碳化硅單晶基板10，和在碳化硅單晶基板10上的外延層20。

[碳化硅單晶基板]

碳化硅單晶基板由碳化硅單晶構成。碳化硅單晶可以具有例如4H-SiC的多型體。4H-SiC在電子遷移率、介電強度等方面傾向于比其它多型體優異。例如，碳化硅單晶基板可以具有n型導電性。

碳化硅單晶基板具有100mm以上的直徑。所述直徑可以為150mm以上、200mm以上或250mm以上。直徑的上限沒有特別限制。例如，直徑的上限可以為300mm。碳化硅單晶基板可以具有例如約10μm至約5mm的厚度。碳化硅單晶基板的厚度優選為250μm以上且650μm以下。

碳化硅單晶基板包含第一主表面11和第一主表面11相反側的第二主表面12。第一主表面11與外延層20接觸。第一主表面可以對應于(0001)面或(000-1)面。或者，第一主表面可以對應于相對于(0001)面或(000-1)面傾斜1°以上且8°以下的面。第一主表面傾斜的方向可以例如為<11-20>方向。第一主表面相對于預定晶面傾斜的角度也稱為“偏角”。偏角可以為2°以上或3°以上。偏角可以為7°以下、6°以下或5°以下。

[外延層]

外延層20為在第一主表面11上形成的同質外延層。外延層20在第一主表面11上。外延層20具有在其與碳化硅單晶基板10的界面的相反側的主表面21。

外延層具有10μm以上的厚度。外延層的厚度可以為15μm以上、30μm以上或50μm以上。外延層的厚度的上限沒有特別限制。外延層的厚度的上限可以例如為200μm、150μm或100μm。

[載流子濃度的面內均勻性]

外延層含有氮作為摻雜劑。在外延層中，載流子濃度的平均值為1×10¹⁴cm^-3以上且1×10¹⁶cm^-3以下。載流子濃度的平均值可以為5×10¹⁴cm^-3以上或1×10¹⁵cm^-3以上。此外，載流子濃度的平均值可以為8×10¹⁵cm^-3以下或5×10¹⁵cm^-3以下。

在外延層中，載流子濃度的面內均勻性(σ/ave)為10％以下。面內均勻性的值越小越好，并且面內均勻性理想地為零。面內均勻性可以為5％以下、3％以下或1％以下。

[算術表面粗糙度Sa]

主表面在三維表面粗糙度測量中具有0.3nm以下的算術平均粗糙度Sa。算術平均粗糙度Sa越小，預期越可以提高半導體裝置的可靠性。算術平均粗糙度Sa可以為0.2nm以下或0.15nm以下。

[凹坑]

在外延層的主表面21中，存在各自具有小于8nm的最大深度的“淺凹坑1”，和各自具有8nm以上的最大深度的“深凹坑2”。這些凹坑可能源于外延層中的貫通螺旋位錯(TSD)、貫通刃型位錯(TED)等。

在本公開的外延層的主表面中，源于貫通螺旋位錯且各自具有8nm以上的最大深度的凹坑的面密度為1000個cm^-2以下。凹坑的面密度越小越好。凹坑的面密度可以為100個cm^-2以下、10個cm^-2以下或1個cm^-2以下。外延層的主表面可以包含源于貫通刃型位錯且各自具有小于8nm的最大深度的凹坑。

在外延層的表面中，源于貫通螺旋位錯且各自具有20nm以上的最大深度的凹坑的面密度可以為1000個cm^-2以下。可以基于上述缺陷檢查裝置中的形狀定義來檢測各自具有20nm以上的最大深度的凹坑。源于貫通螺旋位錯且各自具有20nm以上的最大深度的凹坑的面密度可以為100個cm^-2以下、10個cm^-2以下或1個cm^-2以下。

圖3至圖5為各自顯示凹坑的示例性平面形狀的示意圖。本公開的凹坑的平面形狀可以為圓形，例如圖3中所示的圓形凹坑30；三角形，例如圖4中所示的三角形凹坑40；或棒狀，例如圖5中所示的棒狀凹坑50。

棒狀凹坑50可以包含：在第一方向上延伸的第一寬度51；和在垂直于所述第一方向的第二方向上延伸的第二寬度52。在圖5中，第一方向表示X軸方向并且第二方向表示Y軸方向。在這種情況下，第一寬度51為第二寬度52的兩倍以上。第一寬度51可以為第二寬度52的5倍以上。第一寬度可以例如為5μm以上或25μm以上。第一寬度可以例如為50μm以下或35μm以下。第二寬度可以例如為1μm以上或2μm以上。第二寬度可以例如為5μm以下或4μm以下。第一方向可以例如為<11-20>方向或<01-10>方向。根據本公開中的制造方法，預期也可以減少這樣的棒狀凹坑。

[碳化硅外延基板的制造方法]

本公開的碳化硅外延基板可以使用以下制造方法來制造。可以預期，所述制造方法提供了獲得源于貫通螺旋位錯的凹坑的淺深度的效果。此外，與后述第二實施方式等中所示的CVD設備的構造相結合，可以提高載流子濃度的面內均勻性。

圖6為示意性顯示本公開中的碳化硅外延基板的制造方法的流程圖。如圖6中所示，本公開的制造方法包括：準備碳化硅單晶基板的步驟(S01)；在碳化硅單晶基板上形成第一層的步驟(S02)；重構第一層的表面的步驟(S03)；和形成第二層的步驟(S04)。

1.準備碳化硅單晶基板的步驟(S01)

在該步驟(S01)中，將使用例如升華-再結晶法生長的4H型碳化硅錠(未示出)切割成預定厚度。因此，準備碳化硅單晶基板。

2.形成第一層的步驟(S02)

在圖7和圖8中所示的CVD設備中進行后續步驟。圖7為CVD設備的示意側面透視圖。圖8為沿圖7的VIII-VIII線取的示意剖視圖。如圖8中所示，CVD設備200包含加熱元件220、熱絕緣體205、石英管204和感應加熱線圈203。各加熱元件220例如由石墨構成。如圖9中所示，加熱元件220具有包含彎曲部207和平坦部208的半圓柱形中空結構。加熱元件220設置兩個，并且以使得兩個加熱元件220各自的平坦部208彼此面對的方式進行配置。由這些平坦部208包圍的空間為溝道202。在溝道202中，配置有可以在其上保持碳化硅單晶基板的基座210。基座是可旋轉的。將在第二實施方式中對CVD設備的結構進行詳細說明。

碳化硅單晶基板10以第一主表面11朝上的方式放置在基座210上。在該步驟中，使用C/Si比率小于1的原料氣體在第一主表面11上外延生長第一層101(參見圖2)。首先，在溝道2中的氣體置換后，在使載氣流動的同時將溝道202中的壓力調節至預定壓力，例如60毫巴至100毫巴(6kPa至10kPa)。載氣可以例如為氫氣(H₂)、氬氣(Ar)、氦氣(He)等。載氣的流量可以例如為約50slm至約200slm。在此所用的流量單位即“slm(標準升每分鐘)”表示在標準條件(0℃和101.3kPa)下的“L/分鐘”。

接著，向感應加熱線圈203供給預定的交流電，從而對加熱元件220進行感應加熱。由此，將溝道202和基座210各自加熱到預定反應溫度。在這種情況下，基座被加熱到例如約1500℃至約1750℃。

接著，供給原料氣體。所述原料氣體包括Si源氣體和C源氣體。Si源氣體的例子包括硅烷(SiH₄)氣體、乙硅烷(Si₂H₆)氣體、二氯硅烷(SiH₂Cl₂)氣體、三氯硅烷(SiHCl₃)氣體、四氯化硅(SiCl₄)氣體等。也就是說，Si源氣體可以為選自由硅烷氣體、乙硅烷氣體、二氯硅烷氣體、三氯硅烷氣體和四氯化硅氣體構成的組中的至少一種。

C源氣體的例子包括甲烷(CH₄)氣體、乙烷(C₂H₆)氣體、丙烷(C₃H₈)氣體、乙炔(C₂H₂)氣體等。也就是說，C源氣體可以為選自由甲烷氣體、乙烷氣體、丙烷氣體和乙炔氣體構成的組中的至少一種。

原料氣體可以包含摻雜劑氣體。摻雜劑氣體的例子包括氮氣、氨氣等。

形成第一層的步驟中的原料氣體可以例如為硅烷氣體和丙烷氣體的混合氣體。在形成第一層的步驟中，將原料氣體的C/Si比率調節至小于1。例如，C/Si比率只要小于1即可，可以為0.5以上、0.6以上或0.7以上。此外，C/Si比率可以例如為0.95以下、0.9以下或0.8以下。硅烷氣體的流量和丙烷氣體的流量可以在例如約10sccm至約100sccm的范圍內適當調節，以實現期望的C/Si比率。在此所用的流量單位即“sccm(標準立方厘米每分鐘)”表示在標準條件(0℃和101.3kPa)下的“mL/分鐘”。

形成第一層的步驟中的成膜速率可以例如為約3μm/小時以上且約30μm/小時以下。第一層具有例如0.1μm以上且150μm以下的厚度。第一層的厚度可以為0.2μm以上、1μm以上、10μm以上或15μm以上。此外，第一層的厚度可以為100μm以下、75μm以下或50μm以下。

3.重構第一層的表面的步驟(S03)

接著，進行重構第一層的表面的步驟。重構表面的步驟可以與形成第一層的步驟連續進行。或者，可以在形成第一層的步驟與重構表面的步驟之間設置預定的停止時間。在重構表面的步驟中，基座的溫度可以增加約10℃至約30℃。

在重構表面的步驟中，使用包含具有小于1的C/Si比率的原料氣體和氫氣的混合氣體。原料氣體的C/Si比率可以低于形成第一層的步驟中的C/Si比率。C/Si比率只要小于1即可，可以為0.5以上、0.6以上或0.7以上。此外，C/Si比率可以例如為0.95以下、0.9以下或0.8以下。

在重構表面的步驟中，可以使用與形成第一層的步驟和后述形成第二層的步驟中各自使用的原料氣體不同的原料氣體。以這種方式，預期可提高抑制深凹坑形成的效果。例如，考慮在形成第一層的步驟和后述形成第二層的步驟中分別使用硅烷氣體和丙烷氣體、而在重構表面的步驟中使用二氯硅烷和乙炔等方式。

在重構表面的步驟中，與形成第一層的步驟和后述形成第二層的步驟中相比，原料氣體流量對氫氣流量的比率可以降低。因此，預期可提高抑制深凹坑形成的效果。

混合氣體中的氫氣流量可以例如為約100slm以上且約150slm以下。氫氣的流量可以例如為約120slm。混合氣體中的Si源氣體的流量可以例如為1sccm以上且5sccm以下。Si源氣體的流量下限可以為2sccm。Si源氣體的流量上限可以為4sccm。混合氣體中的C源氣體的流量可以例如為0.3sccm以上且1.6sccm以下。C源氣體的流量下限可以為0.5sccm或0.7sccm。C源氣體的流量上限可以為1.4sccm或1.2sccm。

在重構表面的步驟中，期望以使得通過氫氣進行的蝕刻與通過原料氣體進行的外延生長相當的方式調節各個條件。例如，考慮調節氫氣的流量和原料氣體的流量以獲得約0±0.5μm/小時的成膜速率。成膜速率可以調節至約0±0.4μm/小時，可以調節至約0±0.3μm/小時、約0±0.2μm/小時或約0±0.1μm/小時。因此，預期可提高抑制深凹坑形成的效果。

重構表面的步驟中的處理時間例如為約30分鐘以上且約10小時以下。處理時間可以為8小時以下、6小時以下、4小時以下或2小時以下。

4.形成第二層的步驟(S04)

在重構第一層的表面后，進行在該表面上形成第二層的步驟。使用具有1以上的C/Si比率的原料氣體形成第二層102(參見圖2)。C/Si只要為1以上即可，例如可以為1.05以上、1.1以上、1.2以上、1.3以上或1.4以上。此外，C/Si比率可以為2.0以下、1.8以下或1.6以下。

形成第二層的步驟中的原料氣體與形成第一層的步驟中使用的原料氣體可以相同或不同。原料氣體可以例如為硅烷氣體和丙烷氣體。硅烷氣體的流量和丙烷氣體的流量可以在例如約10sccm至約100sccm的范圍內適當調節以實現期望的C/Si比率。載氣流量可以例如為約50slm至約200slm。

形成第二層的步驟中的成膜速率可以例如為約5μm/小時以上且約100μm/小時以下。第二層具有例如1μm以上且150μm以下的厚度。此外，第二層的厚度可以為5μm以上、10μm以上或15μm以上。此外，第二層的厚度可以為100μm以下、75μm以下或50μm以下。

第二層102的厚度與第一層101的厚度可以相同或不同。第二層102可以比第一層101薄。例如，第二層102的厚度對第一層101的厚度的比率可以為約0.01以上且約0.9以下。在此，厚度的比率表示通過將第二層的厚度除以已經通過重構表面的步驟的第一層的厚度而獲得的值。厚度的比率可以為0.8以下、0.7以下、0.6以下、0.5以下、0.4以下、0.3以下、0.2以下或0.1以下。因此，預期可提高抑制深凹坑形成的效果。

以這種方式，如圖2中所示，形成包含第一層101和第二層102的外延層20。在外延層20中，第一層和第二層可以以不能彼此區分的方式完全合并。在外延層20中，源于貫通螺旋位錯的深凹坑的產生得到抑制，由此導致低的算術平均粗糙度Sa。

[第二實施方式]

[第二實施方式的概述]

列出并說明本公開的第二實施方式的概述。

[1]碳化硅外延基板包含：碳化硅單晶基板；和外延層，其形成在所述碳化硅單晶基板上并具有主表面。在所述主表面中，形成各自具有自主表面起算8nm以上的最大深度的凹坑，并且主表面中的凹坑的面密度為8個cm^-2以下。所述外延層的面內的氮濃度的標準偏差對所述面內的氮濃度的平均值的比率為8％以下。

在碳化硅外延基板中，作為氮濃度(載流子濃度)的面內均勻性的指標，使用外延層的面內的氮濃度的標準偏差(σ)對面內的氮濃度的平均值(ave)的比率，即使用通過將標準偏差(σ)除以平均值(ave)而獲得的值(σ/ave)的百分比。可以說，“σ/ave”的值越小，氮濃度的面內均勻性越高。根據本發明人的研究，當“σ/ave”的百分比為8％以下時，可以充分降低半導體裝置的性能變化。

具有這樣的高氮濃度的面內均勻性的外延層可以例如以如下方式形成：當通過CVD生長外延層時，將原料氣體中的碳(C)原子數對硅(Si)原子數的比率(下文稱為“C/Si比率”)調節高以減少其中包含的氮的量。然而，在被設定為高的C/Si比率的情況下生長的外延層中，凹坑的面密度傾向于增加。根據本發明人的研究，在這些凹坑中，各自具有自外延層的主表面起算8nm以上的最大深度的凹坑特別地影響半導體裝置的長期可靠性。也就是說，當在外延層上形成氧化物膜時，深凹坑周圍的氧化物膜的厚度變化。此外，據認為電場很有可能集中在氧化物膜中厚度薄的部分，由此導致氧化物膜的壽命降低。

因此，在上述碳化硅外延基板中，各自具有自主表面起算8nm以上的最大深度的凹坑的面密度被限制為8個cm^-2以下。因此，可以提高半導體裝置的長期可靠性。

[2]主表面在三維表面粗糙度測量中優選具有0.5nm以下的算術平均粗糙度Sa。因此，可以提高半導體裝置的長期可靠性。

[3]氮濃度可以為2×10¹⁶cm^-3以下。因此，可以提高半導體裝置的擊穿電壓性能。

然而，如果將氮濃度設定為2×10¹⁶cm^-3以下的低濃度，則背景對面內均勻性的影響可能變大。背景是指源于除有意引入的氮以外的氮的氮。為了降低背景濃度，例如在CVD設備中，考慮使用具有低氮濃度的構件用于碳化硅單晶基板周圍的構件。

[4]碳化硅單晶基板優選具有100mm以上的直徑。這可能有助于降低半導體裝置的制造成本。例如，當外延層生長時，考慮使用氨氣(NH₃)作為摻雜劑氣體，提前加熱摻雜劑氣體，并將其供給至CVD設備的反應室。因此，即使在具有100mm以上的大直徑的基板的情況下，也可以將面內均勻性控制為8％以下。

[5]碳化硅外延基板包含：碳化硅單晶基板，其具有100mm以上的直徑；和外延層，其形成在所述碳化硅單晶基板上并具有主表面。所述外延層具有5μm以上且50μm以下的厚度。在主表面中，形成各自具有自主表面起算8nm以上的最大深度的凹坑，并且主表面中的凹坑的面密度為8個cm^-2以下。所述主表面在三維表面粗糙度測量中具有0.5nm以下的算術平均粗糙度Sa。所述外延層的面內的氮濃度的標準偏差對所述面內的氮濃度的平均值的比率為8％以下。氮濃度為2×10¹⁶cm^-3以下。

因此，可以提供具有高的氮濃度的面內均勻性并能夠提高半導體裝置的長期可靠性的碳化硅外延基板。

[第二實施方式的詳情]

[碳化硅外延基板]

下文對第二實施方式的碳化硅外延基板的構造進行說明。如圖2中所示，碳化硅外延基板100包含：碳化硅單晶基板10；和形成在碳化硅單晶基板10上的外延層20。

[碳化硅單晶基板]

期望碳化硅單晶基板10中的碳化硅的多型體為4H-SiC，因為4H-SiC在電子遷移率、介電強度等方面比其它多型體優異。碳化硅單晶基板10優選具有100mm以上、更優選150mm以上的直徑。較大直徑的碳化硅單晶基板10可以更有助于降低半導體裝置的制造成本。

碳化硅單晶基板10具有其上形成有外延層20的第一主表面11。作為生長表面的第一主表面優選對應于相對于(0001)面或(000-1)面傾斜1°以上且8°以下的面。也就是說，碳化硅單晶基板10優選具有1°以上且8°以下的偏角。這樣的向碳化硅單晶基板10中引入偏角可誘導所謂的“臺階流動生長”，即當通過CVD法生長外延層20時從生長表面上顯現的原子臺階的橫向生長。以這種方式，單晶可以生長為具有承接自碳化硅單晶基板10的多型體。也就是說，可以抑制在其中混入不同類型的多型體。在此，期望設置偏角的方向為<11-20>方向。偏角更優選為2°以上且7°以下，特別優選為3°以上且6°以下，并且最優選為3°以上且5°以下。

[外延層]

外延層20為在作為生長表面的第一主表面11上外延生長的碳化硅單晶層。外延層20具有5μm以上且50μm以下的厚度。外延層的厚度下限可以為10μm或15μm。外延層的厚度上限可以為40μm或30μm。外延層20含有氮作為摻雜劑，并且具有n型導電性。

在第二實施方式中，主表面21中的深凹坑2(各自具有8nm以上的最大深度)的面密度為8個cm^-2以下。因此，可以提高使用碳化硅外延基板100制造的半導體裝置的長期可靠性。深凹坑的面密度越低越好，并且面密度理想地為0(零)。深凹坑的面密度更優選為5個cm^-2以下，特別優選為1個cm^-2以下，并且最優選為0.5個cm^-2以下。

主表面在三維表面粗糙度測量中優選具有0.5nm以下的算術平均粗糙度Sa，以提高半導體裝置的長期可靠性。算術平均粗糙度Sa越小越好，并且算術平均粗糙度Sa理想地為零。算術平均粗糙度Sa更優選為0.3nm以下，并且特別優選為0.15nm以下。

外延層中的氮濃度的面內均勻性(“σ/ave”的百分比)為8％以下。因此，可以減少使用碳化硅外延基板100制造的半導體裝置的性能變化。“σ/ave”的百分比越小越好，并且該百分比理想地為零。“σ/ave”的百分比更優選為6％以下，并且特別優選為4％以下。

為了提高半導體裝置的擊穿電壓性能，外延層的氮濃度(載流子濃度)優選為2×10¹⁶cm^-3以下。通常，當氮濃度降低到約2×10¹⁶cm^-3以下時，難以將氮濃度的面內均勻性降低到8％以下。然而，在本實施方式中，通過如下所述減少氮背景，可以獲得8％以下的面內均勻性。氮濃度更優選為1.8×10¹⁶cm^-3以下，并且特別優選為1.5×10¹⁶cm^-3以下。此外，考慮到半導體裝置的導通電阻，氮濃度優選為1×10¹⁵cm^-3以上。

在此，可以通過在不供給摻雜劑氣體的情況下生長外延層并通過用SIMS(二次離子質譜法)分析外延層中的氮濃度來測量“氮的背景濃度”。

在外延層中，氮的背景濃度優選為1×10¹⁵cm^-3以下，因為可以提高氮濃度的面內均勻性。氮的背景濃度越低越好，并且背景濃度更優選為8×10¹⁴cm^-3以下，并且特別優選為5×10¹⁴cm^-3。

[CVD設備]

將對CVD設備的構造進行說明。根據該構造，可以提高載流子濃度的面內均勻性。如圖7和圖8中所示，CVD設備200包含加熱元件220、熱絕緣體205、石英管204和感應加熱線圈203。

如圖9中所示，設置兩個加熱元件220，并且加熱元件220各自具有包含彎曲部207和平坦部208的半圓柱形中空結構。兩個平坦部208被配置成彼此相對。由兩個平坦部208包圍的空間用作反應室(溝道202)。溝道202上設置有凹部，基板保持架(基座210)設置于該凹部中。基座210能夠保持碳化硅單晶基板10并且被構造為可旋轉的。

熱絕緣體205被配置成包圍加熱元件220的外周部。溝道202通過熱絕緣體205與CVD設備200的外部熱絕緣。石英管204被配置成包圍熱絕緣體205的外周部。感應加熱線圈203沿著石英管204的外周部卷繞。在CVD設備200中，向感應加熱線圈203供給交流電，從而對加熱元件220進行感應加熱。以這種方式，可以控制溝道內的溫度。

圖9為顯示基座210周圍的構造的示意平面圖。圖9中的第二箭頭92表示基座210的旋轉方向。此外，第一箭頭91表示原料氣體的供給方向。原料氣體包含摻雜劑氣體。如第一箭頭91所示，原料氣體沿一個方向流動。然而，由于基座210旋轉，因此碳化硅單晶基板10在基座210的旋轉方向上基本上被均勻地供給原料氣體。因此，在外延層20中，可以提高氮濃度的面內均勻性。

[基座和加熱元件的構造]

為了降低外延層中的氮的背景濃度，期望基座210和加熱元件220各自由具有低氮濃度的材料構成。圖9中的第三箭頭93表示從基座210放出的氮，并且第四箭頭94表示從加熱元件220放出的氮。如第三箭頭93和第四箭頭94所示，當基座210和加熱元件220各自含有氮時，該氮與原料氣體一起被供給到碳化硅單晶基板10和外延層，并且變成氮背景。

圖10為顯示外延層的直徑方向上的氮濃度分布的第一例的圖。在圖10中，虛線301表示源于摻雜劑氣體的氮的分布，而點線302表示源于基座210等放出的氮的氮分布。也就是說，點線302表示背景。在這種情況下，實際的氮分布由通過加和虛線301和點線302而獲得的實線303表示。以這種方式，面內均勻性由于背景的影響而變低。這樣的傾向在外延層的氮濃度被設定為低的情況下變得顯著。氮濃度被設定為低的情況是指例如氮濃度被設定為2×10¹⁶cm^-3以下的情況。

鑒于此，在本實施方式中，基座210和加熱元件220各自被構造為具有低的氮含量。圖11為顯示基座周圍的構造的示意剖視圖。如圖11中所示，基座210包含第一基礎構件211和覆蓋第一基礎構件211的第一涂層部212。此外，加熱元件220包含第二基礎構件221和覆蓋第二基礎構件221的第二涂層部222。

第一基礎構件211和第二基礎構件221各自例如由碳材料構成。第一基礎構件211和第二基礎構件221各自優選具有10ppm以下且更優選5ppm以下的氮濃度。第一涂層部212和第二涂層部222各自例如由碳化硅(SiC)或碳化鉭(TaC)構成。第一涂層部212和第二涂層部222各自的氮濃度優選為10ppm以下且更優選為5ppm以下。

在圖11中，第五箭頭95表示從第一基礎構件211放出的氮，并且第六箭頭96表示從第一涂層部212放出的氮。此外，第七箭頭97表示從第二基礎構件221放出的氮，并且第八箭頭98表示從第二涂層部222放出的氮。如上所述，通過將各構件的氮濃度設定得低，可以充分地減少來自所述構件的氮。因此，外延層中的氮的背景濃度可以為1×10¹⁵cm^-3以下。

圖12為顯示外延層的直徑方向上的氮濃度分布的第二例的圖。在第二例中，各自具有低氮濃度的構件用于基座等。如圖12中所示，通過充分降低表示背景的點線302，表示外延層20中的氮濃度分布的實線303可以更接近于表示理想分布的虛線301。

[預熱結構]

如圖7中的第一箭頭91所示，原料氣體經由管道256供給到反應室(溝道202)。原料氣體包含硅烷(SiH₄)氣體、丙烷(C₃H₈)氣體、氨(NH₃)氣體等。對于載氣，例如使用氫氣(H₂)。載氣可以包含稀有氣體，例如氬氣。以使得各原料氣體在到達碳化硅單晶基板10之前熱分解的方式對溝道202的環境進行調節。

期望作為原料氣體中的摻雜劑氣體的氨氣在被供給到溝道202之前通過對其進行充分加熱而預先熱分解，以提高外延層中的氮濃度(載流子濃度)的面內均勻性。例如，在圖7中所示的預熱結構257中，可以預先加熱氨氣。預熱結構257包含加熱至1300℃以上的室。氨氣在通過預熱結構257內部時被充分熱分解，然后被供給到溝道202。利用這樣的構造，氨氣可以被熱分解而不會在氣體的流動中產生大的湍流。在此，預熱結構257中包含的“室”是指用于加熱氣體的空間。例如，預熱結構257中包含的“室”廣義地涵蓋：從外部進行加熱的細長管道；內部設置有電加熱線圈的室；和具有設置有散熱片等的內壁面的寬室等。

預熱結構257的內壁面的溫度更優選為1350℃以上，以促進氨氣的熱分解。此外，考慮到熱效率，預熱結構257的內壁面的溫度優選為1600℃以下。預熱結構257可以與溝道202成一體，且可以與其分開。此外，通過預熱結構257內部供給的氣體可以僅僅是氨氣或者可以包含不同的氣體。例如，全部原料氣體可以通過預熱結構257的內部進行供給。

[第三實施方式]

[第三實施方式的概述]

列出并說明本公開的第三實施方式。

[1]外延晶片(碳化硅外延基板)包含具有主表面的碳化硅層(外延層)。在外延層的主表面中，形成各自具有自主表面起算8nm以上的最大深度的凹坑。外延層的主表面中的凹坑的面密度為1000個cm^-2以下。

當在碳化硅基板(碳化硅單晶基板)上形成外延層時，可以在外延層的主表面中形成微小的凹坑。這些凹坑各自為具有約數納米至約數十納米的深度的凹陷，并且具有包含{0001}面的側表面。本發明人發現，這樣的凹坑是增加作為碳化硅半導體裝置的柵極絕緣膜的氧化物膜的膜厚度變化的原因。

具體地，具有4H型六方晶體結構的碳化硅具有氧化速率的面取向依賴性，使得氧化速率根據面取向而不同。因此，(000-1)面(C面)的氧化速率最快，并且(0001)面(Si面)的氧化速率最慢。因此，當在外延層的主表面上形成用于碳化硅半導體裝置的柵極絕緣膜(氧化物膜)時，氧化物膜的厚度由于氧化速率的面取向依賴性而變化。特別地，由于包含(0001)面的凹坑的側表面的氧化速率最慢，因此在凹坑的側表面附近形成的氧化物膜的厚度局部變薄。因此，在凹坑的側表面附近，局部地形成電流的泄漏路徑，結果是氧化物膜的絕緣性能可能劣化。在使用這樣的碳化硅外延基板制造的碳化硅半導體裝置中，由于施加高電場而導致柵極絕緣膜的絕緣性能隨著時間推移而劣化。當柵極絕緣膜的絕緣性能劣化時，漏電流可能增加，結果是碳化硅半導體裝置的擊穿電壓隨著時間推移而劣化。換句話說，碳化硅半導體裝置的長期可靠性受損。

根據上述說明，隨著凹坑的深度變深，氧化物膜的膜厚度的變化變大。特別地，當自外延層的主表面起算的最大深度(對應于整個凹坑的最大深度)變為8nm以上時，氧化物膜的膜厚度的變化顯著增加，由此影響碳化硅半導體裝置的長期可靠性。另一方面，當凹坑自主表面起算的最大深度小于8nm時，氧化物膜的膜厚度的變化幾乎不影響碳化硅半導體裝置的長期可靠性。因此，通過降低各自具有自主表面起算8nm以上的最大深度的凹坑的面密度，可以減小氧化物膜的膜厚度的變化，由此提高碳化硅半導體裝置的長期可靠性。

此外，本發明人堅持不懈地進行了將主表面中的凹坑的面密度降低到可降低氧化物膜的厚度的變化對長期可靠性的影響的程度的研究。結果發現，通過將主表面中的凹坑的面密度降低到至少1000個cm^-2以下，可以降低對碳化硅半導體裝置的長期可靠性的影響。外延層的主表面中的凹坑的面密度優選為1000個cm^-2以下，更優選為100個cm^-2以下，并且進一步優選為10個cm^-2以下。

[2]優選地，在[1]中，外延層中的貫通螺旋位錯密度低于外延層中的貫通刃型位錯密度。

在外延層的主表面中形成的凹坑源于主要在外延層中的貫通位錯。具體地，各自具有自主表面起算8nm以上的最大深度的凹坑源于貫通螺旋位錯，而各自具有自主表面起算小于8nm的最大深度的凹坑源于貫通刃型位錯。因此，為了降低凹坑的面密度，降低外延層中的貫通螺旋位錯密度是有效的。另一方面，無需降低外延層中的貫通刃型位錯密度。因此，根據包含具有低于貫通刃型位錯密度的貫通螺旋位錯密度的上述外延層的碳化硅外延基板，使深凹坑的面密度降低。因此，可以減小氧化物膜的膜厚度的變化。

[3]優選地，在[2]中，外延層中的貫通刃型位錯密度為1000個cm^-2以上。因此，外延層中的貫通螺旋位錯的比率小于其中的貫通刃型位錯的比率，結果是深凹坑的面密度降低到1000個cm^-2以下。由此，可以降低氧化物膜的膜厚度的變化。

可以通過經由選擇性蝕刻形成蝕坑并使用例如光學顯微鏡觀察所述蝕坑來測量貫通螺旋位錯密度和貫通刃型位錯密度。用于選擇性蝕刻的方法的例子包括在加熱的氫氧化鉀的熔融鹽(熔融KOH)中浸漬等。或者，基于深凹坑和淺凹坑分別源于貫通螺旋位錯和貫通刃型位錯的這樣的事實，可以通過使用缺陷檢查裝置觀察外延層的主表面來測量貫通螺旋位錯密度和貫通刃型位錯密度。

[4]優選地，在[1]至[3]中，外延晶片還包含碳化硅單晶基板，其具有第一主表面，在所述第一主表面上形成有外延層。第一主表面對應于相對于{0001}面具有10°以下的偏角的面。當將具有相對于基面傾斜的第一主表面的這樣的偏基板(オフ基板)用于碳化硅單晶基板時，基板中的大部分基面位錯在外延生長期間被轉換為貫通刃型位錯。由此，可以增加外延層中的貫通刃型位錯密度。因此，外延層中的貫通螺旋位錯密度降低，從而降低深凹坑的面密度。

[第三實施方式的詳情]

[碳化硅外延基板的構造]

如圖2中所示，碳化硅外延基板100主要包含碳化硅單晶基板10和外延層20。碳化硅單晶基板10例如由碳化硅單晶構成。碳化硅單晶基板的碳化硅具有六方晶體結構，并且具有例如4H型的多型體。碳化硅單晶基板包含n型雜質，例如氮(N)。碳化硅單晶基板具有例如5.0×10¹⁸cm^-3以上且2.0×10¹⁹cm^-3以下的雜質濃度。碳化硅單晶基板具有例如100mm以上(4英寸以上)、優選150mm以上(6英寸以上)的直徑。

碳化硅單晶基板10具有第一主表面11和第一主表面11相反側的第二主表面12。第一主表面11和第二主表面12各自可以對應于{0001}面或相對于{0001}面具有預定偏角(例如、10°以下的偏角)的面。例如，第一主表面11可以對應于(0001)面(Si面)或相對于(0001)面(Si面)具有上述偏角的面，并且第二主表面12可以對應于(000-1)面(C面)或相對于(000-1)面(C面)具有上述偏角的面。

外延層20形成在碳化硅單晶基板10的第一主表面11上。外延層例如由碳化硅單晶構成。與碳化硅單晶基板一樣，外延層包含n型雜質，例如氮。外延層的雜質濃度例如為1.0×10¹⁵cm^-3以上且1.0×10¹⁶cm^-3以下。因此，外延層中的雜質濃度優選低于碳化硅單晶基板中的雜質濃度。需要說明的是，可以通過使用例如二次離子質譜法(SIMS)測量基板的厚度方向上的雜質濃度來確定碳化硅外延基板中的碳化硅單晶基板與外延層之間的邊界。

外延層為通過氣相外延生長法例如CVD在碳化硅單晶基板的第一主表面11上形成的外延生長層。更具體地，通過使用硅烷(SiH₄)和丙烷(C₃H₈)作為原料氣體并使用氮氣(N₂)或氨氣(NH₃)作為摻雜劑氣體的CVD來形成外延層。外延層包含通過上述氮氣或氨氣的熱分解而產生的氮(N)原子，并且因此具有n型導電型。

需要說明的是，如上所述當第一主表面11相對于(0001)面傾斜時，通過臺階流動生長形成外延層。因此，與碳化硅單晶基板一樣，外延層由4H型碳化硅構成，因此抑制了不同類型的多型體混入其中。外延層具有例如約10μm以上且約50μm以下的厚度。

在外延層20的主表面21上形成有多個凹坑。所述多個凹坑包括：各自具有自主表面起算相對深的深度的凹坑；和各自具有自主表面起算相對淺的深度的凹坑。

深凹坑各自具有自主表面起算8nm以上的最大深度。該最大深度為整體凹坑的最大深度。另一方面，淺凹坑各自具有自主表面起算小于8nm的最大深度。

在主表面中形成的凹坑各自具有側表面。所述側表面相對于主表面傾斜，結果是凹坑以錐狀向開口擴展。凹坑的側表面包含{0001}面。

在此，在外延層的主表面中形成的凹坑源于主要在外延層中的貫通位錯。4H型碳化硅單晶中的代表性位錯的例子包括貫通螺旋位錯(TSD)、貫通刃型位錯(TED)和基面位錯(BPD)。這些位錯包含在4H型碳化硅單晶基板中，并且傳播并承接到外延層。在傳播期間，這些位錯的結構可以以各種方式轉換。

貫通螺旋位錯(TSD)在4H型碳化硅單晶中基本上沿c軸方向傳播。如圖2中所示，在外延生長期間，4H型碳化硅單晶基板中的大部分貫通螺旋位錯毫無變化地承接到外延層中。由于貫通螺旋位錯已經在外延層中傳播，因此在外延層的主表面中形成相對深的凹坑。

貫通刃型位錯(TED)在4H型碳化硅單晶中基本上沿c軸方向傳播。另一方面，基面位錯(BPD)在4H型碳化硅單晶內的基面((0001)面)中傳播。由于貫通刃型位錯和基面位錯具有相等的伯格斯矢量，因此貫通刃型位錯與基面位錯各自的結構可以在它們之間轉換。在使用具有相對于基面傾斜的第一主表面的偏基板的外延生長中，基板中的大部分基面位錯轉換為貫通刃型位錯，如圖2中所示。另一方面，基板中的大部分貫通刃型位錯在相比于貫通刃型位錯無變化的同時在外延層中傳播。由于從基面位錯轉換來的貫通刃型位錯和在外延層中傳播的貫通刃型位錯，在外延層的主表面中形成相對淺的凹坑。

主表面中的深凹坑的面密度優選為1000個cm^-2以下，更優選為100個cm^-2以下，并且進一步優選為10個cm^-2以下。如上所述，深凹坑源于主要存在于外延層中的貫通螺旋位錯，而淺凹坑源于主要存在于外延層中的貫通刃型位錯。因此，為了將主表面中的深凹坑的面密度降低到上述范圍，將外延層中的貫通螺旋位錯密度降低到上述范圍是有效的。另一方面，由于外延層中的貫通刃型位錯密度無需降低，因此外延層中的貫通刃型位錯密度優選高于外延層中的貫通螺旋位錯密度。優選地，外延層中的貫通刃型位錯密度為1000個cm^-2以上，并且更優選為3000個cm^-2以上。

需要說明的是，例如可以通過對將碳化硅外延基板在加熱到520℃的熔融KOH中浸漬5分鐘進行蝕刻而產生的蝕坑數目進行計數來測量外延層中的貫通螺旋位錯密度和貫通刃型位錯密度。

[第四實施方式]

[第四實施方式的概述]

列出并說明本公開的第四實施方式。

[1]碳化硅外延基板包含：具有第一主表面的碳化硅單晶基板；和外延層，其形成在所述碳化硅單晶基板上并具有所述碳化硅單晶基板相反側的主表面。所述外延層具有10μm以上的厚度。在主表面中，形成各自具有自主表面起算8nm以上的最大深度的凹坑。主表面中的凹坑的面密度為1000個cm^-2以下。外延層的面內的載流子濃度的標準偏差對所述面內的載流子濃度的平均值的比率為10％以下。

根據這種碳化硅外延基板，可以實現對深凹坑的抑制和載流子濃度的面內均勻性兩者。由此，可以在保持半導體裝置的成品率的同時提高半導體裝置的可靠性。

各個半導體裝置的擊穿電壓取決于外延層的載流子濃度。當外延層中的載流子濃度的面內均勻性變低時，半導體裝置的擊穿電壓改變，由此影響成品率。因此，當生長外延層時，需要選擇使載流子濃度的面內均勻性變得盡可能高的條件。

還期望提高半導體裝置的可靠性。然而，在本發明人的研究中，發現載流子濃度的面內均勻性與半導體裝置的可靠性具有權衡關系。也就是說，當外延層在載流子濃度的面內均勻性變高的條件下生長時，很有可能在外延層的表面中產生各自呈溝槽狀的微小缺陷(凹坑)。當在這樣的外延層上形成氧化物膜時，氧化物膜的膜厚度在深凹坑周圍變化。在氧化物膜中膜厚度薄的部分，電場易于集中。因此，當深凹坑增加時，也認為氧化物膜的壽命降低。

在此，本發明人發現了關于凹坑的以下新知識。凹坑的深度取決于外延層的生長條件。凹坑只形成在外延層的表面中。當凹坑自外延層的表面起算的最大深度變為8nm以上時，凹坑引起氧化物膜的厚度變化。

可以根據外延層的面內的載流子濃度的標準偏差(σ)對面內的載流子濃度的平均值(ave)的比率來評價“載流子濃度的面內均勻性”。也就是說，當通過將標準偏差(σ)除以平均值(ave)獲得的值(σ/ave)的百分比為較低的值時，可以將載流子濃度的面內均勻性評價為較高。根據本發明人的研究，當“σ/ave”的百分比為10％以下時，可以保持半導體裝置的成品率。

[2]碳化硅單晶基板可以具有100mm以上且200mm以下的直徑。

[3]外延層可以具有200μm以下的厚度。

[4]載流子濃度可以為1×10¹⁴cm^-3以上且1×10¹⁶cm^-3以下。

[5]第一主表面可以對應于(000-1)面或相對于(000-1)面傾斜1°以上且8°以下的面。

[6]碳化硅外延基板包含：碳化硅單晶基板，其具有第一主表面并具有100mm以上且200mm以下的直徑；和外延層，其形成在所述碳化硅單晶基板上并具有所述碳化硅單晶基板相反側的主表面。外延層具有10μm以上且200μm以下的厚度。在主表面中，形成各自具有自主表面起算8nm以上的最大深度的凹坑。主表面中的凹坑的面密度為1000個cm^-2以下。外延層的面內的載流子濃度的標準偏差對所述面內的載流子濃度的平均值的比率為10％以下。

根據這種碳化硅外延基板，可以實現對深凹坑的抑制和載流子濃度的面內均勻性兩者。

[第四實施方式的詳情]

[碳化硅外延基板]

如圖2中所示，碳化硅外延基板100包含：碳化硅單晶基板10；和形成在碳化硅單晶基板10上的外延層20。

[碳化硅單晶基板]

期望碳化硅單晶基板10的碳化硅具有4H-SiC的多型體，因為4H-SiC在電子遷移率、介電強度等方面比其它多型體優異。碳化硅單晶基板10可以具有100mm以上的直徑。當其直徑為100mm以上時，可以降低半導體裝置的制造成本。從同樣的觀點來看，碳化硅單晶基板10的直徑可以為150mm以上。碳化硅單晶基板10的直徑可以為200mm以下。當其直徑為200mm以下時，可以提高半導體裝置的成品率。

碳化硅單晶基板10具有第一主表面11。外延層20形成在第一主表面11上。第一主表面11可以對應于(0001)面或相對于(0001)面傾斜1°以上且8°以下的面。(0001)面也被稱為“硅面”。通過使外延層在硅面側生長，可以抑制引入作為背景的雜質。

第一主表面11優選對應于相對于(0001)面傾斜1°以上且8°以下的面。也就是說，碳化硅單晶基板10優選具有1°以上且8°以下的偏角。通過將偏角引入碳化硅單晶基板10中，在第一主表面11中誘導臺階流動生長。由此，可以抑制不同的多型體混入其中。期望設置偏角的方向為<11-20>方向。偏角的上限更優選為7°，特別優選為6°并且最優選為5°。偏角的下限更優選為2°并且特別優選為3°。

[外延層]

外延層20為在第一主表面11上外延生長的碳化硅單晶層。例如，外延層含有氮(N)作為摻雜劑。

外延層具有10μm以上的厚度。當外延層的厚度小于10μm時，可能難以在抑制深凹坑產生的同時維持載流子濃度的高面內均勻性。外延層20的厚度的下限可以為20μm或50μm。外延層的厚度的上限可以為200μm、150μm或100μm。

外延層20具有碳化硅單晶基板10相反側的主表面21。在主表面上形成有凹坑。凹坑大致分為：各自具有自主表面起算8nm以上的最大深度的深凹坑；和各自具有自主表面起算小于8nm的最大深度的淺凹坑。根據本發明人的研究，氧化物膜的壽命主要受這樣的深凹坑的影響。

在第四實施方式中，主表面中的深凹坑的面密度為1000個cm^-2以下。由此，可以提高使用碳化硅外延基板100制造的半導體裝置的可靠性。深凹坑的面密度越低越好，并且面密度理想地為0。深凹坑的面密度優選為100個cm^-2以下，更優選為10個cm^-2以下，特別優選為1個cm^-2以下，并且最優選為0.1個cm^-2以下。

外延層中的載流子濃度的面內均勻性，即σ/ave的百分比為10％以下。因此，可以維持半導體裝置的成品率。“σ/ave”的百分比越小越好，并且百分比理想地為0。“σ/ave”的百分比更優選為8％以下，特別優選為6％以下，并且最優選為4％以下。

外延層的載流子濃度可以為1×10¹⁴cm^-3以上且1×10¹⁶cm^-3以下。通過將載流子濃度設定為1×10¹⁶cm^-3以下，可以實現具有高擊穿電壓的半導體裝置。考慮到半導體裝置的導通電阻，載流子濃度可以為1×10¹⁴cm^-3以上。載流子濃度的上限可以為8×10¹⁵cm^-3或5×10¹⁵cm^-3。載流子濃度的下限可以為5×10¹⁴cm^-3或1×10¹⁵cm^-3。

摻雜劑的背景濃度優選為1×10¹⁴cm^-3以下。摻雜劑的背景是指除了有意引入外延層中的摻雜劑之外的摻雜劑。例如，從CVD設備中的構件放出并包含在外延層中的氮等是背景。可以通過在不供給摻雜劑氣體的情況下使外延層生長并通過經由SIMS分析外延層中的摻雜劑濃度來測量背景濃度。

可以通過將背景濃度設定為1×10¹⁴cm^-3以下來提高載流子濃度的面內均勻性。背景濃度越低越好。背景濃度更優選為8×10¹³cm^-3以下，并且特別優選為5×10¹³cm^-3以下。

[變形例]

接著，將對第四實施方式的變形例進行說明。以下主要對與上文的不同之處進行說明，并且不會重復地進行相同解釋。

在變形例的碳化硅外延基板中，碳化硅單晶基板10的第一主表面11對應于(000-1)面或相對于(000-1)面傾斜1°以上且8°以下的面。(000-1)面被稱為“碳面”。通常，與在硅面側的外延生長相比，在碳面側的外延生長中，更有可能從外部引入作為雜質的氮。因此，在碳面側生長的外延層中，難以維持載流子濃度的高面內均勻性。

然而，根據本實施方式，在碳面側生長的外延層中，也可以維持高的載流子濃度的面內均勻性。在碳面側生長的外延層中，預期可以提高溝道遷移率等。

變形例的碳化硅單晶基板10的直徑可以為100mm以上或200mm以下。外延層20具有主表面21。主表面中的凹坑的面密度為1000個cm^-2以下。

盡管變形例的外延層20為在碳面側生長的外延層，但通過將載流子濃度的標準偏差除以其平均值獲得的值(σ/ave)的百分比為10％以下。例如，在具有6英寸的直徑的碳化硅外延基板中，當在面內的25個點測量載流子濃度時，σ/ave的百分比可以降低到3％以下。

在此，如下設定面內的25個測量點。首先，假設碳化硅外延基板的平面形狀為圓形，繪制經過圓的中心點并延伸穿過主表面的第一直線。接著，繪制經過圓的中心點、與第一直線正交并且延伸穿過主表面的第二直線。在第一直線上，從圓的中心點到線的一端以10mm的間隔設定六個測量點。同樣，從圓的中心點到線的另一端以10mm的間隔設定六個測量點。因此，在第一直線上設定總共12個測量點。以相同的方式，在第二直線上設定總共12個測量點。以這種方式，在面內設定包括圓的中心點和24個測量點的25個測量點。

本文公開的實施方式在任何方面都是說明性而非限制性的。本發明的范圍由權利要求限定，而不是由上述實施方式限定，并且旨在包括與權利要求等價的范圍和含義內的任何修改。

標號說明

1：淺凹坑；2：深凹坑；5：測量點；10：碳化硅單晶基板；11：第一主表面；12：第二主表面；20：外延層；21：主表面；30：圓形凹坑；40：三角形凹坑；50：棒狀凹坑；51：第一寬度；52：第二寬度；91：第一箭頭；92：第二箭頭；93：第三箭頭；94：第四箭頭；95：第五箭頭；96：第六箭頭；97：第七箭頭；98：第八箭頭；100：碳化硅外延基板；101：第一層；102：第二層；200：CVD設備；202：溝道；203：感應加熱線圈；204：石英管；205：熱絕緣體；207：彎曲部；208：平坦部；210：基座；211：第一基礎構件；212：第一涂層部；220：加熱元件；221：第二基礎構件；222：第二涂層部；256：管道；257：預熱結構；301：虛線；302：點線；303：實線。