增益單元存儲器器件及其操作方法與流程

本申請的實施例涉及增益單元存儲器器件及其操作方法。

背景技術：

1、增益單元存儲器器件是一種存儲器器件，其中可以使用至少一個感測晶體管(即至少一個讀取晶體管)的信號放大來感測信號節點上是否存在電荷。具體而言，信號節點電連接到讀取晶體管的柵電極。例如，三晶體管一電容器(3t1c)增益單元存儲器器件使用寫入晶體管、一對讀取晶體管和電容器。增益單元存儲器器件的關鍵性能參數是有效保留時間，即允許對信號節點處儲存的電荷進行可靠解碼的最大持續時間。有效保留時間越長，增益單元存儲器器件的刷新操作就越不頻繁。

技術實現思路

1、根據本申請實施例的一個方面，提供了一種增益單元存儲器器件，包括：寫入晶體管，位于襯底上；讀取晶體管，位于襯底上；電容器，具有第一電極、節點電介質和第二電極，其中，第一電極電連接到寫入晶體管的第一源極/漏極區和讀取晶體管的柵電極；以及外圍電路，被配置為在增益單元存儲器器件不處于讀取操作時以正常源極偏置電壓對讀取晶體管的源極區進行電偏置，并且在增益單元存儲器器件處于讀取操作時以增加讀取晶體管的導通電流的電流增強源極偏置電壓對讀取晶體管的源極區進行電偏置。

2、根據本申請實施例的另一個方面，提供了一種增益單元存儲器器件，包括：寫入晶體管，位于襯底上；讀取晶體管，位于襯底上；電容器，具有第一電極、節點電介質和第二電極，第一電極包括電連接到寫入晶體管的第一源極/漏極區和電連接到讀取晶體管的柵電極的信號節點，其中，電容器位于上覆于寫入晶體管和讀取晶體管的介電材料層內；金屬互連結構，位于介電材料層內，提供與第一電極、寫入晶體管的第二源極/漏極區和讀取晶體管的源極區的電連接；讀取位線，被配置為對讀取晶體管的漏極區進行電偏置；源極偏置線，電連接到讀取晶體管的源極區；以及外圍電路，被配置為在增益單元存儲器器件不處于讀取操作時以正常源極偏置電壓對讀取晶體管的源極區進行電偏置，并且在增益單元存儲器器件處于讀取操作下時以增加讀取晶體管的導通電流的電流增強源極偏置電壓對讀取晶體管的源極區進行電偏置。

3、根據本申請實施例的又一個方面，提供了一種操作增益單元存儲器器件的方法，方法包括：提供增益單元存儲器器件增益單元存儲器器件包括位于襯底上的寫入晶體管、位于襯底上的讀取晶體管、電容器、讀取位線和源極線，電容器具有第一電極、節點電介質和第二電極，第一電極包括電連接到寫入晶體管的第一源極/漏極區和電連接到讀取晶體管的柵電極的信號節點，讀取位線被配置為對讀取晶體管的漏極區進行電偏置，源極偏置線連接到讀取晶體管的源極區；通過向寫入晶體管的第二源極/漏極區施加寫讀取位線偏置電壓，并通過在源極偏置線以第一源極偏置電壓被電偏置時導通寫入晶體管，執行對信號節點中的數據位進行編碼的寫入操作；以及通過以預充電偏置電壓對讀取位線進行預充電、通過向源極偏置線施加不同于第一源極偏置電壓的第二源極偏置電壓、以及通過感測讀取晶體管的漏極區處的電壓來執行讀取操作。

技術特征：

1.一種增益單元存儲器器件，包括：

2.根據權利要求1所述的增益單元存儲器器件，還包括讀取位線，所述讀取位線被配置為在所述讀取操作的初始步驟期間對所述讀取晶體管的漏極區進行電偏置。

3.根據權利要求2所述的增益單元存儲器器件，其中，所述外圍電路被配置為在導通附加讀取晶體管之前向所述讀取位線施加預充電偏置電壓。

4.根據權利要求3所述的增益單元存儲器器件，其中：

5.根據權利要求4所述的增益單元存儲器器件，其中，所述電流增強源極偏置電壓等于所述正常源極偏置電壓的(1+α)倍加上所述預充電偏置電壓的-α倍之和，其中α的值在0.01至0.30的范圍內。

6.根據權利要求2所述的增益單元存儲器器件，還包括以串聯連接方式連接到所述讀取晶體管的漏極區的附加讀取晶體管，其中，所述附加讀取晶體管的漏極區與所述讀取位線電短路。

7.一種增益單元存儲器器件，包括：

8.根據權利要求7所述的增益單元存儲器器件，其中：

9.一種操作增益單元存儲器器件的方法，所述方法包括：

10.根據權利要求9所述的方法，其中，所述預充電偏置電壓和所述第二源極偏置電壓之間的差的幅度大于所述預充電偏置電壓和所述第一源極偏置電壓之間的差的幅度。

技術總結
提供了一種增益單元存儲器器件，其包括位于襯底上的寫入晶體管；位于襯底上的讀取晶體管；電容器，具有第一電極、節點電介質和第二電極，其中，第一電極電連接到寫入晶體管的第一源極/漏極區和讀取晶體管的柵電極；以及外圍電路，被配置為在增益單元存儲器器件不處于讀取操作時以正常源極偏置電壓對讀取晶體管的源極區進行電偏置，并且在增益單元存儲器器件處于讀取操作時以增加讀取晶體管的導通電流的電流增強源極偏置電壓對讀取晶體管的源極區進行電偏置。本申請的實施例還提供了提供了操作增益單元存儲器器件的方法。

技術研發人員：謝瑋庭,陳坤意,丁裕偉,王怡情,黃國欽
受保護的技術使用者：臺灣積體電路制造股份有限公司
技術研發日：
技術公布日：2025/3/13