在半導體管芯周圍形成emi屏蔽層的半導體器件和方法

專利名稱：在半導體管芯周圍形成emi屏蔽層的半導體器件和方法
技術領域：
本發明一般涉及半導體器件，且更具體而言，涉及在半導體管芯周圍使用導電材料形成EMI和RFI屏蔽層的半導體器件和方法。
背景技術：
常常在現代電子產品中存在半導體器件。半導體器件在電組件的數目和密度方面有變化。分立的半導體器件一般包含一種類型的電組件，例如發光二極管(LED)、小信號晶體管、電阻器、電容器、電感器、以及功率金屬氧化物半導體場效應晶體管(M0SFET)。集成半導體器件典型地包含幾百到幾百萬的電組件。集成半導體器件的示例包括微控制器、微處理器、電荷耦合器件(CXD )、太陽能電池以及數字微鏡器件(DMD )。半導體器件執行各種的功能，諸如高速計算、發射和接收電磁信號、控制電子器件、將太陽光變換為電力以及產生用于電視顯示的視覺投影。在娛樂、通信、功率轉換、網絡、計算機以及消費產品的領域中存在半導體器件。還在軍事應用、航空、汽車、工業控制和辦公設備中存在半導體器件。半導體器件利用半導體材料的電屬性。半導體材料的原子結構允許通過施加電場或基電流(base current)或通過摻雜工藝而操縱其導電性。摻雜向半導體材料引入雜質以操縱和控制半導體器件的導電性。半導體器件包含有源和無源電結構。包括雙極和場效應晶體管的有源結構控制電流的流動。通過改變摻雜水平和施加電場或基電流，晶體管要么促進要么限制電流的流動。 包括電阻器、電容器和電感器的無源結構創建為執行各種電功能所必須的電壓和電流之間的關系。無源和有源結構被電連接以形成電路，這使得半導體器件能夠執行高速計算和其他有用功能。半導體器件一般使用兩個復雜的制造工藝來制造，即，前端制造和后端制造，每一個可能涉及成百個步驟。前端制造涉及在半導體晶片的表面上形成多個管芯。每個管芯典型地相同且包含通過電連接有源和無源組件而形成的電路。后端制造涉及從完成的晶片分割(singulate )各個管芯且封裝管芯以提供結構支撐和環境隔離。半導體制造的一個目的是生產較小的半導體器件。較小的器件典型地消耗較少的功率、具有較高的性能且可以更高效地生產。另外，較小的半導體器件具有較小的占位面積，這對于較小的終端產品而言是希望的。較小的管芯尺寸可以通過前端工藝中的改進來獲得，該前端工藝中的改進導致管芯具有較小、較高密度的有源和無源組件。后端工藝可以通過電互連和封裝材料中的改進而導致具有較小占位面積的半導體器件封裝。半導體制造的另一目的是生產較高性能的半導體器件。器件性能的增加可以通過形成能夠以較高速度操作的有源組件來實現。在諸如射頻(RF)無線通信的高頻應用中，集成無源器件(IPD)通常被包含在半導體器件中。IPD的示例包括電阻器、電容器和電感器。 典型的RF系統要求在一個或更多半導體封裝中的多個IPD以執行必要的電功能。然而，高頻電器件產生或者經歷不希望的電場干擾(EMI)和射頻干擾(RFI)或者其他諸如電容性、電感性或導電耦合的器件間干擾(也稱為串擾)，這可能干擾器件的操作。

發明內容
存在對使半導體管芯與EMI、RFI和其他器件間干擾隔離的需求。因此，在一個實施例中，本發明是一種制作半導體器件的方法，其包含以下步驟提供被界面層覆蓋的臨時載體，在界面層上安裝多個第一半導體管芯，在第一半導體管芯和臨時載體上沉積密封劑， 在密封劑上形成平坦的屏蔽層，形成穿過平坦的屏蔽層和密封劑下至界面層的溝道，在溝道中沉積電連接到平坦的屏蔽層的導電材料，去除界面層和臨時載體，在導電材料、密封劑和第一半導體管芯上形成互連結構，以及分割導電材料以分離第一半導體管芯。導電材料電連接到互連結構。在另一實施例中，本發明是一種制作半導體器件的方法，其包含以下步驟提供載體，在載體上安裝第一半導體管芯，在第一半導體管芯和載體上沉積第一密封劑，在第一密封劑上形成屏蔽層，形成穿過屏蔽層和第一密封劑下至載體的溝道，在溝道中沉積電連接到屏蔽層的導電材料，去除載體，以及在導電材料、第一密封劑和第一半導體管芯上形成第一互連結構。導電材料電連接到第一互連結構。在另一實施例中，本發明是一種制作半導體器件的方法，其包含以下步驟提供第一半導體管芯，在第一半導體管芯上沉積第一密封劑，在第一密封劑上形成屏蔽層，形成穿過屏蔽層和第一密封劑的溝道，在溝道中沉積電連接到屏蔽層的導電材料，以及在導電材料、第一密封劑和第一半導體管芯上形成第一互連結構。在另一實施例中，本發明是一種半導體器件，其包含第一半導體管芯和沉積在第一半導體管芯上的第一密封劑。屏蔽層在第一密封劑上形成。溝道穿過屏蔽層和第一密封劑形成。導電材料沉積在溝道中，電連接到屏蔽層。第一互連結構在導電材料、第一密封劑和第一半導體管芯上形成。


圖1說明具有安裝到其表面的不同類型封裝的PCB ；
圖2a-2c說明安裝到PCB的代表性半導體封裝的進一步細節； 圖3a-3k說明在半導體管芯周圍使用導電材料形成EMI和RFI屏蔽層的工藝； 圖4說明具有在半導體管芯周圍形成的屏蔽層和導電材料的FO-WLCSP ； 圖5說明在互連結構中向下延伸至水平導電層的導電材料； 圖6說明在密封劑終止且從密封劑露出的導電材料； 圖7說明并排的半導體管芯，每個管芯被屏蔽層覆蓋且被導電材料環繞； 圖8說明具有在層疊的半導體管芯周圍形成的屏蔽層和導電材料的另一實施例；以及圖9說明在上半導體管芯周圍終止的導電材料。
具體實施例方式在下面的描述中，參考附圖以一個或更多實施例描述本發明，在所述附圖中相似的標號代表相同或類似的元件。盡管在用于實現本發明目的的最佳模式方面描述本發明， 但是本領域技術人員將理解，其旨在覆蓋可以包括在如下面的公開和附圖所支持的所附權利要求及其等價物的本發明的精神和范圍內的備選、修改和等價物。半導體器件一般使用兩個復雜的制造工藝來制造前端制造和后端制造。前端制造涉及在半導體晶片的表面上形成多個管芯。晶片上的每個管芯包含有源和無源電組件， 它們電相連以形成功能電路。諸如晶體管和二極管的有源電組件具有控制電流流動的能力。諸如電容器、電感器、電阻器和變壓器的無源電組件創建為執行電路功能所必須的電壓和電流之間的關系。通過包括摻雜、沉積、光刻、蝕刻和平整化的一系列工藝步驟在半導體晶片的表面上形成無源和有源組件。摻雜通過諸如離子注入或熱擴散的技術將雜質引入到半導體材料中。摻雜工藝修改了有源器件中半導體材料的導電性，將半導體材料轉變為絕緣體、導體， 或者響應于電場或基電流而動態地改變半導體材料導電性。晶體管包含不同摻雜類型和程度的區域，其被布置為在必要時使得晶體管能夠在施加電場或基電流時促進或限制電流流動。通過具有不同電屬性的材料層形成有源和無源組件。這些層可以通過由被沉積的材料類型部分地確定的各種沉積技術來形成。例如，薄膜沉積可能涉及化學汽相沉積 (CVD)、物理汽相沉積(PVD)、電解電鍍和化學鍍工藝。每一層一般被圖案化以形成有源組件、無源組件、或組件之間的電連接的部分。可以使用光刻對層進行圖案化，該光刻涉及例如光刻膠的光敏材料在待被圖案化的層上的沉積。使用光，圖案從光掩模轉印到光刻膠。受光影響的光刻膠圖案的部分使用溶劑去除，露出待被圖案化的底層的部分。光刻膠的剩余部分被去除，留下圖案化層。備選地，使用諸如化學鍍和電解電鍍這樣的技術，一些類型的材料通過直接向由原先沉積/蝕刻工藝形成的區域或通孔沉積材料而被圖案化。在現有圖案上沉積材料的薄膜可以放大底層圖案且形成不均勻的平坦表面。需要均勻的平坦表面來生產更小且更致密堆疊的有源和無源組件。平整化可以用于從晶片的表面去除材料且產生均勻的平坦表面。平整化涉及使用拋光墊對晶片的表面進行拋光。研磨材料和腐蝕化學物在拋光期間被添加到晶片的表面。化學物的研磨和腐蝕動作的組合機械動作去除任意不規則拓撲，導致均勻的平坦表面。后端制造指將完成的晶片切割或分割為各個管芯且然后封裝管芯以用于結構支撐和環境隔離。為了分割管芯，晶片沿著稱為切割線或劃線的晶片的非功能區域被劃片且折斷。使用激光切割工具或鋸條來分割晶片。在分割之后，各個管芯被安裝到封裝基板，該封裝基板包括引腳或接觸焊盤以用于與其他系統組件互連。在半導體管芯上形成的接觸焊盤然后連接到封裝內的接觸焊盤。電連接可以使用焊料凸點、柱形凸點、導電膠或引線接合來制成。密封劑或其他成型材料沉積在封裝上以提供物理支撐和電隔離。然后把完成的封裝插入到電系統中且使半導體器件的功能性對于其他系統組件可用。圖1說明具有芯片載體基板或印刷電路板(PCB)52的電子器件50，該芯片載體基板或印刷電路板(PCB) 52具有安裝在其表面上的多個半導體封裝。取決于應用，電子器件 50可以具有一種類型的半導體封裝或多種類型的半導體封裝。用于說明性目的，在圖1中示出了不同類型的半導體封裝。電子器件50可以是使用半導體封裝以執行一個或更多電功能的獨立系統。備選地，電子器件50可以是較大系統的子組件。例如，電子器件50可以是蜂窩電話、個人數字助理(PDA)、數碼攝像機(DVC)或其他電子通信器件的一部分。備選地，電子器件50可以是圖形卡、網絡接口卡或可以被插入到計算機中的其他信號處理卡。半導體封裝可以包括微處理器、存儲器、專用集成電路(ASIC)、邏輯電路、模擬電路、RF電路、分立器件或其他半導體管芯或電組件。微型化和重量減小對于這些產品被市場接受而言是必須的。半導體器件之間的距離必須減小以實現更高的密度。在圖1中，PCB 52提供用于安裝到PCB上的半導體封裝的結構支撐和電互連的一般基板。使用蒸發、電解電鍍、化學鍍、絲網印刷或者其他合適的金屬沉積工藝，導電信號跡線M在PCB的表面上或在PCB的層內形成。信號跡線M提供每一個半導體封裝、安裝的組件以及其他外部系統組件之間的電通信。跡線M還向半導體封裝中的每一個提供功率和接地連接。在一些實施例中，半導體器件具有兩個封裝級別。第一級封裝是用于機械和電附接半導體管芯到中間載體的技術。第二級封裝涉及機械和電附接中間載體到PCB。在其他實施例中，半導體器件可以僅具有第一級封裝，其中管芯被直接機械和電地安裝到PCB。用于說明目的，在PCB 52上示出包括引線接合封裝56和倒裝芯片58的若干類型的第一級封裝。另外，示出在PCB 52上安裝的若干類型的第二級封裝，包括球柵陣列(BGA) 60、凸點芯片載體(BCC) 62、雙列直插式封裝(DIP) 64、柵格陣列封裝(LGA) 66、多芯片模塊 (MCM) 68、四方扁平無引腳封裝(QFN) 72以及四方扁平封裝72。取決于系統需求，使用第一和第二級封裝型式的任意組合配置的半導體封裝以及其他電子組件的任意組合可以連接到PCB 52。在一些實施例中，電子器件50包括單一附接的半導體封裝，而其他實施例需要多個互連封裝。通過在單個基板上組合一個或更多半導體封裝，制造商可以將預制組件結合到電子器件和系統中。因為半導體封裝包括復雜的功能性，可以使用較廉價的組件和流水線制造工藝來制造電子器件。所得到的器件較不可能發生故障且對于制造而言較不昂貴，導致針對消費者的較低成本。圖2a_2c示出示例性半導體封裝。圖加示出安裝在PCB 52上的DIP 64的進一步細節。半導體管芯74包括有源區域，該有源區域包含實現為根據管芯的電設計在管芯內形成且電互連的有源器件、無源器件、導電層以及電介質層的模擬或數字電路。例如，電路可以包括一個或更多晶體管、二極管、電感器、電容器、電阻器以及在半導體管芯74的有源區域內形成的其他電路元件。接觸焊盤76是諸如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag)的一層或多層導電材料，且電連接到半導體管芯74內形成的電路元件。在DIP 64 的組裝期間，半導體管芯74使用金-硅共熔層或者諸如熱樹脂或環氧樹脂的粘合劑材料而安裝到中間載體78。封裝體包括諸如聚合物或陶瓷的絕緣封裝材料。導線80和引線接合 82提供半導體管芯74和PCB 52之間的電互連。密封劑84沉積在封裝上以通過防止濕氣和顆粒進入封裝和污染管芯74或引線接合82而進行環境保護。圖2b說明安裝在PCB 52上的BCC 62的進一步細節。半導體管芯88使用底層填料或者環氧樹脂粘合劑材料92安裝在載體90上。引線接合94提供接觸焊盤96和98之間的第一級封裝互連。成型化合物或密封劑100沉積在半導體管芯88和引線接合94上， 從而為器件提供物理支撐和電隔離。接觸焊盤102使用諸如電解電鍍或化學鍍之類的合適的金屬沉積工藝而在PCB 52的表面上形成以防止氧化。接觸焊盤102電連接到PCB 52中的一個或更多導電信號跡線討。凸點104在BCC 62的接觸焊盤98和PCB 52的接觸焊盤102之間形成。在圖2c中，使用倒裝芯片型式第一級封裝將半導體管芯58面朝下地安裝到中間載體106。半導體管芯58的有源區域108包含實現為根據管芯的電設計而形成的有源器件、無源器件、導電層以及電介質層的模擬或數字電路。例如，電路可以包括一個或更多晶體管、二極管、電感器、電容器、電阻器以及有源區域108內的其他電路元件。半導體管芯58 通過凸點110電和機械連接到載體106。使用利用凸點112的BGA型式第二級封裝，BGA 60電且機械連接到PCB 52。半導體管芯58通過凸點110、信號線114和凸點112而電連接到PCB 52中的導電信號跡線54。 成型化合物或密封劑116被沉積在半導體管芯58和載體106上以提供用于器件的物理支撐和電隔離。倒裝芯片半導體器件提供從半導體管芯58上的有源器件到PCB 52上的導電跡線的短導電路徑以便減小信號傳播距離、降低電容且改善整體電路性能。在另一個實施例中，半導體管芯58可以使用倒裝芯片型式第一級封裝機械和電地直接連接到PCB 52而不使用中間載體106。與圖1和2a_2c相關，圖3a_3k說明在半導體管芯周圍使用導電材料形成EMI和 RFI屏蔽層的工藝。在圖3a中，臨時載體或基板120包含犧牲基底材料，諸如硅、聚合物、聚合物復合物、金屬、陶瓷、玻璃、玻璃環氧物、氧化鈹或其他合適的用于結構支撐的低成本、 剛性材料或體半導體材料。可選的界面層122可以在載體120上形成作為臨時粘合劑接合膜或蝕刻停止層。圖北示出具有使用拾放操作而安裝到界面層122的多個半導體管芯或組件IM 的載體120的一部分。在半導體管芯124的有源表面1 上形成的接觸焊盤1 朝向載體 120定向。有源表面1 包含實現為根據管芯的電設計和功能在管芯內形成且電互連的有源器件、無源器件、導電層以及電介質層的模擬或數字電路。例如，電路可以包括一個或更多個晶體管、二極管、以及在有源表面128內形成的其他電路元件以實施諸如數字信號處理(DSP)、ASIC、存儲器或其他信號處理電路之類的模擬電路或數字電路。半導體管芯IM 還可以包含諸如電感器、電容器和電阻器的IPD以用于RF信號處理。在一個實施例中，半導體管芯IM是倒裝芯片類型半導體管芯。圖3c示出具有安裝到載體120上的界面層122 的有源表面128的所有半導體管芯124。在圖3d中，使用膏印、壓塑成型、轉印成型、液封成型、真空壓合、旋涂或其他合適的涂敷器，密封劑或成型化合物130沉積到半導體管芯124和載體120上。密封劑130可以是聚合物復合材料，諸如具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸脂或具有適當填充劑的聚合物。密封劑130是不導電的且環境地保護半導體器件以免受外部元件和污染物的影響。半導體管芯124可以包含產生EMI、RIF或諸如電容性、電感性或導電耦合的其他器件間干擾的基帶電路。在其他實施例中，半導體管芯IM包含易受EMI、RIF和器件間干擾的IPD。例如，包含在半導體管芯IM內的IPD提供高頻應用所需的電特性，諸如諧振器、 高通濾波器、低通濾波器、帶通濾波器、對稱高Q諧振變壓器以及調諧電容器。IPD可以用作可以布置在天線和收發器之間的前端無線RF組件。IPD電感器可以是高達100 GHz操作的高Q平衡-不平衡變換器、變壓器或線圈。在一些應用中，多個平衡-不平衡變換器在相同的基板上形成，允許多頻帶操作。例如，兩個或更多平衡-不平衡變換器用在用于移動電話
9或其他全球移動系統(GSM)通信的4頻中，每個平衡-不平衡變換器專用于4頻器件的一個操作頻帶。典型的RF系統要求在一個或更多半導體封裝中的多個IPD和其他高頻電路執行必要的電功能。為了減小EMI和RFI的影響，屏蔽層132共型地沉積在密封劑130與載體120相對的頂表面131上，如圖!Be所示。屏蔽層132在密封劑130的頂表面131上基本平坦。在形成屏蔽層132之前，可選的種子層133共型地沉積在密封劑130的頂表面131上。屏蔽層132可以是Al、鐵素體或羰基鐵、不銹鋼、鎳銀、低碳鋼、硅鐵鋼、箔、導電樹脂以及能夠阻隔或吸收EMI、RFI和其他器件間干擾的其他金屬和復合物。屏蔽層132還可以是諸如碳黑或鋁片的非金屬材料以減小EMI和RFI的影響。種子層133可以使用Cu、Ni、鎳釩(NiV)、 Au或Al來制成。屏蔽層132和種子層133被圖案化且使用電解電鍍、化學鍍、濺射、PVD、 CVD或其他合適的金屬沉積工藝來共型地沉積。對于非金屬材料，可以通過層壓、噴涂或噴漆來施加屏蔽層132。在圖3f中，使用鋸條或激光切割工具136，穿過半導體管芯IM之間的屏蔽層132 和密封劑130切割溝道134。溝道134僅向下延伸至界面層122的頂表面(密封劑130和界面結構150之間的邊界)或者部分地延伸到界面層122中。溝道134完全環繞半導體管芯 124形成，如圖3g所示。在圖池中，導電材料138沉積到溝道134中上至屏蔽層132的水平。導電材料 138可以是軟焊料、銅、或者導電聚合物。導電材料138構成完全環繞半導體管芯IM延伸的EMI屏蔽的側面部分。導電材料138電連接到屏蔽層132。在圖3i中，臨時載體120和界面層122通過化學蝕刻、機械剝離、CMP、機械研磨、 熱烘烤、激光掃描或濕法脫模(strip)而去除。導電材料138的一部分從密封劑130露出或延伸超出密封劑130。在圖3j中，積層互連結構150在密封劑130和半導體管芯124的有源表面128上形成。積層互連結構150包括使用圖案化和諸如濺射、電解電鍍以及化學鍍之類的金屬沉積工藝而形成的導電層或再分配層(RDL) 152。導電層152可以是Al、Cu、Sn、Ni、Au、Ag或其他合適的導電材料的一層或更多層。導電層15 電連接到接觸焊盤126以用于路由信號。導電層152b電連接到作為低阻抗接地點的導電材料138。導電層152的其他部分根據半導體管芯124的設計和功能而可以是電公用或電隔離的。積層互連結構150還包括在導電層152之間形成的絕緣或鈍化層154以用于電隔離。絕緣層巧4包含二氧化硅(Si02)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二鉭 (Ta205)、氧化鋁(A1203)或具有類似絕緣和結構屬性的其他材料中的一層或更多層。絕緣層1 使用PVD、CVD、印刷、旋涂、噴涂、燒結或熱氧化來形成。絕緣層154的一部分通過蝕刻工藝而去除以露出導電層152，以用于凸點形成或附加封裝互連。在圖3k中，使用蒸發、電解電鍍、化學鍍、球滴或絲網印刷工藝，導電凸點材料沉積在積層互連結構150上且電連接到導電層152。凸點材料可以是具有可選助焊劑溶液 (flux solution)的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合。例如，凸點材料可以是共熔Sn/Pb、高鉛焊料或無鉛焊料。凸點材料使用合適的附接或接合工藝而接合到導電層 152。在一個實施例中，凸點材料通過加熱材料到其熔點之上進行回流以形成圓形球或凸點 156。在一些應用中，凸點156第二次回流以改善與導電層152的電接觸。凸點下金屬化(UBM)可以在凸點156下形成。凸點還可以被壓縮接合到導電層152。凸點156代表可以在導電層152上形成的一種類型的互連結構。互連結構也可以使用接合引線、柱形凸點、微凸點或其他電互連。圖3k中示出的半導體器件使用鋸條或激光切割工具158穿過導電材料138進行分割以分離各個半導體管芯124。圖4示出分割之后的FO-WLCSP 160。半導體管芯124電連接到互連結構150的導電層15 和凸點156。平坦的屏蔽層132準備在密封劑130上形成以阻隔或吸收EMI、RFI 和其他器件間干擾。導電材料138提供半導體管芯IM側面周圍的EMI覆蓋且將EMI、RFI 和其他干擾信號路由通過導電層152b和凸點156到外部低阻抗接地點。因此，平坦屏蔽層 132和導電材料138提供用于半導體管芯124的頂面和側面的有效EMI和RFI屏蔽。圖5示出類似于圖4的FO-WLCSP 162的實施例，其中導電材料138突出或延伸到互連結構150的絕緣層154中以接觸基本水平的導電層152b。導電材料138、導電層152b 和凸點156將EMI、RFI和其他干擾信號從屏蔽層132路由到外部低阻抗接地點。圖6示出類似于圖4的FO-WLCSP 164的實施例，其中導電材料138在密封劑130 和互連結構150的邊界終止但是從其露出，即，沒有進入互連結構150的導電材料138的突起或延伸。導電層152b的垂直部分延伸到互連結構150的頂表面以接觸導電材料138。導電材料138、導電層152b和凸點156將EMI、RFI和其他干擾信號從屏蔽層132路由到外部低阻抗接地點。圖7示出類似于圖4的FO-WLCSP 166的實施例，其中并排的半導體管芯IM均被屏蔽層132覆蓋且被導電材料138環繞。圖8示出具有在有源表面174上形成接觸焊盤172的半導體管芯170的另一實施例，該有源表面174包含實現為根據管芯的電設計和功能在管芯內形成且電互連的有源器件、無源器件、導電層和電介質層的模擬或數字電路。例如，電路可以包括一個或更多晶體管、二極管和在有源表面174內形成的其他電路元件以實現諸如DSP、ASIC、存儲器或其他信號處理電路的模擬電路或數字電路。半導體管芯170還可以包含諸如電感器、電容器和電阻器的IPD以用于RF信號處理。在一個實施例中，半導體管芯170是倒裝類型半導體管芯。半導體管芯170安裝到在臨時載體上形成的界面層。使用膏印、壓塑成型、轉印成型、液封成型、真空壓合、旋涂或其他合適的涂敷器， 密封劑或成型化合物176沉積在半導體管芯170上。密封劑176可以是聚合物復合材料， 諸如具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸脂或具有適當填充劑的聚合物。密封劑176是不導電的且環境地保護半導體器件以免受外部元件和污染物的影響。使用機械鉆孔、激光鉆孔或深反應離子蝕刻(DRIE)在半導體管芯170的外圍周圍形成穿過密封劑176的多個通孔。使用電解電鍍、化學鍍或其他合適的金屬沉積工藝，通孔被填充以Al、Cu、Sn、Ni、Au、Ag、Ti、鎢(W)、多晶硅或其他合適的導電材料以形成導電柱或通孔178。備選地，多個柱形凸點或者焊球可以在通孔內形成。在密封劑176上形成積層互連結構。積層互連結構180包括使用圖案化和諸如濺射、電解電鍍和化學鍍的金屬沉積工藝而形成的導電層或RDL 182。導電層182可以是Al、 CU、Sn、Ni、AU、Ag或其他合適的導電材料中的一層或更多層。導電層182的一部分電連接到導電柱或通孔178以用于路由信號。取決于半導體管芯IM的設計和功能，導電層182的其他部分可以是電公用或者電隔離的。積層互連結構180還包括在導電層182之間形成的絕緣或鈍化層184以用于隔離。絕緣層184包含Si02、Si3N4、SiON、Ta205、A1203或具有類似絕緣和結構屬性的其它材料中的一層或更多層。絕緣層184使用PVD、CVD、印刷、旋涂、噴涂、燒結或熱氧化來形成。 絕緣層184的一部分通過蝕刻工藝而去除以露出導電層182。半導體管芯190具有在有源表面194上形成的接觸焊盤192，該有源表面194包含實現為根據管芯的電設計和功能在管芯內形成且電互連的有源器件、無源器件、導電層和電介質層的模擬或數字電路。例如，電路可以包括一個或更多晶體管、二極管以及在有源表面194內形成的其他電路元件以實現諸如DSP、ASIC、存儲器或其他信號處理電路的模擬電路或數字電路。半導體管芯190還包含諸如電感器、電容器和電阻器的IPD以用于RF信號處理。在一個實施例中，半導體管芯190是倒裝芯片類型半導體管芯。多個凸點196在接觸焊盤192上形成。半導體管芯190安裝到互連結構180且使用凸點196而電連接到導電層 182。使用膏印、壓塑成型、轉印成型、液封成型、真空壓合、旋涂或其他合適的涂敷器， 密封劑或成型化合物198沉積在半導體管芯190上。密封劑198可以是聚合物復合材料，諸如是具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸脂或具有適當填充劑的聚合物。密封劑198是不導電的且環境地保護半導體器件以免受外部元件和污染物的影響。
半導體管芯170和/或半導體管芯190可以包含產生EMI、RFI或諸如電容性、電感性或導電耦合的其他器件間干擾的基帶電路。在其他實施例中，半導體管芯170和/或 190包含易于受到EMI、RFI和器件間干擾影響的IPD。例如，包含在半導體管芯170和/或 190內的IPD提供高頻應用所需的電特性，諸如諧振器、高通濾波器、低通濾波器、帶通濾波器、對稱高Q諧振變壓器以及調諧電容器。IPD可以用作可以布置在天線和收發器之間的前端無線RF組件。IPD電感器可以是高達IOOGHz操作的高Q平衡-不平衡變換器、變壓器或線圈。在一些應用中，在相同的基板上形成多個平衡-不平衡變換器，允許多頻帶操作。例如，在用于移動電話或其他GSM通信的4頻中使用兩個或更多平衡-不平衡變換器，每個平衡-不平衡變換器專用于4頻器件的一個操作頻帶。典型的RF系統要求一個或更多半導體封裝中的多個IPD和其他高頻電路執行必要的電功能。為了減小EMI和RFI的影響，屏蔽層200共型地沉積在密封劑198和半導體管芯 190的頂表面202上。屏蔽層200在密封劑198和半導體管芯的頂表面202上基本是平坦的。在形成屏蔽層200之前，可選的種子層204共型地沉積在密封劑198和半導體管芯190 的頂表面202上。屏蔽層200可以是Al、鐵素體或羰基鐵、不銹鋼、鎳銀、低碳鋼、硅鐵鋼、 箔、導電樹脂以及能夠阻隔或吸收EMI、RFI和其他器件間干擾的其他金屬和復合物。屏蔽層200還可以是諸如碳黑或鋁片的非金屬材料以減小EMI和RFI的影響。種子層204可以使用Cu、Ni、NiV、Au或Al制成。使用電解電鍍、化學鍍、濺射、PVD、CVD或其他合適的金屬沉積工藝，屏蔽層200和種子層204被圖案化且共型地沉積。對于非金屬材料，可以通過層壓、噴涂或噴漆來施加屏蔽層200。使用鋸條或激光切割工具，穿過屏蔽層200、密封劑198、互連結構180以及密封劑 176來切割溝道。溝道僅向下延伸至界面層的頂表面(密封劑176和界面結構210之間的邊界)或者部分地延伸到界面層中。溝道完全環繞半導體管芯170和190形成。
12
導電材料208沉積到溝道中上至屏蔽層200的水平。導電材料208可以是軟焊料、 銅、或者導電聚合物。導電材料208構成完全環繞半導體管芯170和190延伸的EMI屏蔽的側面部分。導電材料208電連接到屏蔽層200。臨時載體和界面層通過化學蝕刻、機械剝離、CMP、機械研磨、熱烘烤、激光掃描或濕法脫模來去除。導電材料208的一部分從密封劑176露出或延伸超出密封劑176。積層互連結構210在密封劑176和半導體管芯170的有源表面174上形成。積層互連結構210包括使用圖案化和諸如濺射、電解電鍍以及化學鍍之類的金屬沉積工藝而形成的導電層或RDL 212。導電層212可以是Al、Cu、Sn、Ni、Au、Ag或其他合適的導電材料的一層或更多層。導電層21 電連接到接觸焊盤172以用于路由信號。導電層212b電連接到作為低阻抗接地點的導電材料208。導電層212的其他部分根據半導體管芯170和190 的設計和功能可以是電公用或電隔離的。積層互連結構210還包括在導電層212之間形成的絕緣或鈍化層214以用于電隔離。絕緣層214包含Si02、Si3N4、SiON、Ta205、A1203或具有類似絕緣和結構屬性的其他材料中的一層或更多層。絕緣層214使用PVD、CVD、印刷、旋涂、噴涂、燒結或熱氧化來形成。 絕緣層214的一部分通過蝕刻工藝而去除以露出導電層212，以用于凸點形成或附加封裝互連。使用蒸發、電解電鍍、化學鍍、球滴或絲網印刷工藝，導電凸點材料沉積在積層互連結構210上且電連接到導電層212。凸點材料可以是具有可選助焊劑溶液的Al、Sn、Ni、 AU、Ag、mKBi、CU、焊料及其組合。例如，凸點材料可以是共熔Sn/Pb、高鉛焊料或無鉛焊料。 凸點材料使用合適的附接或接合工藝而接合到導電層212。在一個實施例中，凸點材料通過加熱材料到其熔點之上進行回流以形成球形球或凸點216。在一些應用中，凸點216第二次回流以改善與導電層212的電接觸。UBM可以在凸點216下形成。凸點還可以被壓縮接合到導電層212。凸點216代表可以在導電層212上形成的一種類型的互連結構。互連結構也可以使用接合引線、柱形凸點、微凸點或其他電互連。在FO-WLCSP 220中，半導體管芯170電連接到互連結構210的導電層21 和凸點 216。半導體管芯190通過凸點196、導電層182、導電柱或通孔178以及導電層212而電連接到半導體管芯170和凸點216。平坦的屏蔽層200準備在半導體管芯170和190上形成以阻隔或吸收EMI、RFI和其他器件間干擾。導電材料208提供半導體管芯170和190的側面周圍的EMI和RFI屏蔽且路由EMI、RFI和其他干擾信號通過導電層212b和凸點216到外部低阻抗接地點。因此，平坦的屏蔽層200和導電材料208提供用于半導體管芯170和 190的頂面和側面的有效EMI和RFI屏蔽。圖9示出類似于圖7的實施例，其中導電材料208僅在密封劑198和半導體管芯 190周圍形成。導電材料208終止在互連結構180。屏蔽層200和導電材料208通過導電層182b、導電柱或通孔178、導電層212以及凸點216接地。盡管已經詳細描述了本發明的一個或更多實施例，本領域技術人員將意識到，可以在不偏離所附權利要求闡述的本發明的范圍的情況下對那些實施例做出修改和改寫。
權利要求
1.一種制作半導體器件的方法，包含 提供被界面層覆蓋的臨時載體；在界面層上安裝多個第一半導體管芯； 在第一半導體管芯和臨時載體上沉積密封劑； 在密封劑上形成平坦的屏蔽層； 形成穿過平坦的屏蔽層和密封劑下至界面層的溝道； 在溝道中沉積電連接到平坦的屏蔽層的導電材料； 去除界面層和臨時載體；在導電材料、密封劑和第一半導體管芯上形成互連結構，導電材料電連接到互連結構；以及分割導電材料以分離第一半導體管芯。
2.根據權利要求1所述的方法，其中導電材料延伸到互連結構中。
3.根據權利要求1所述的方法，其中導電材料終止在該密封劑和互連結構之間的邊界處。
4.根據權利要求1所述的方法，還包括通過互連結構而電連接導電材料到接地點。
5.根據權利要求1所述的方法，還包括提供并排的第一半導體管芯，每個管芯被平坦的屏蔽層覆蓋且被導電材料環繞。
6.根據權利要求1所述的方法，還包括在第一半導體管芯上安裝第二半導體管芯，其中屏蔽層覆蓋第二半導體管芯且導電材料環繞第一和第二半導體管芯。
7.根據權利要求1所述的方法，還包括在第一半導體管芯上安裝第二半導體管芯，其中屏蔽層覆蓋第二半導體管芯且導電材料僅環繞第二半導體管芯。
8.一種制作半導體器件的方法，包含 提供載體；在載體上安裝第一半導體管芯；在第一半導體管芯和載體上沉積第一密封劑；在第一密封劑上形成屏蔽層；形成穿過屏蔽層和第一密封劑下至載體的溝道；在溝道中沉積電連接到屏蔽層的導電材料；去除載體；以及在導電材料、第一密封劑和第一半導體管芯上形成第一互連結構，導電材料電連接到第一互連結構。
9.根據權利要求8所述的方法，其中導電材料延伸到第一互連結構中。
10.根據權利要求8所述的方法，其中導電材料終止在第一密封劑和第一互連結構之間的邊界處。
11.根據權利要求8所述的方法，還包括通過第一互連結構電連接導電材料到接地點ο
12.根據權利要求8所述的方法，還包括 形成穿過第一密封劑的多個導電通孔； 在第一密封劑上形成第二互連結構；在第二互連結構上安裝第二半導體管芯； 在第二半導體管芯上沉積第二密封劑；以及在第二密封劑上形成屏蔽層，其中導電材料環繞第一和第二半導體管芯。
13.根據權利要求8所述的方法，還包括 形成穿過第一密封劑的多個導電通孔； 在第一密封劑上形成第二互連結構； 在第一半導體管芯上安裝第二半導體管芯； 在第二半導體管芯上沉積第二密封劑；以及在第二密封劑上形成屏蔽層，其中導電材料僅環繞第二半導體管芯。
14.一種制作半導體器件的方法，包含 提供第一半導體管芯；在第一半導體管芯上沉積第一密封劑；在第一密封劑上形成屏蔽層；形成穿過屏蔽層和第一密封劑的溝道；在溝道中沉積電連接到屏蔽層的導電材料；以及在導電材料、第一密封劑和第一半導體管芯上形成第一互連結構。
15.根據權利要求14所述的方法，其中導電材料電連接到第一互連結構。
16.根據權利要求14所述的方法，其中導電材料延伸到第一互連結構中。
17.根據權利要求14所述的方法，其中導電材料終止在第一密封劑和第一互連結構的邊界處。
18.根據權利要求14所述的方法，還包括通過第一互連結構而電連接導電材料到接地點。
19.根據權利要求14所述的方法，還包括 形成穿過第一密封劑的多個導電通孔； 在第一密封劑上形成第二互連結構；在第二互連結構上安裝第二半導體管芯； 在第二半導體管芯上沉積第二密封劑；以及在第二密封劑上形成屏蔽層，其中導電材料環繞第一和第二半導體管芯。
20.根據權利要求14所述的方法，還包括 形成穿過第一密封劑的多個導電通孔； 在第一密封劑上形成第二互連結構； 在第一半導體管芯上安裝第二半導體管芯； 在第二半導體管芯上沉積第二密封劑；以及在第二密封劑上形成屏蔽層，其中導電材料僅環繞第二半導體管芯。
21.一種半導體器件，包含 第一半導體管芯；第一密封劑，沉積在第一半導體管芯上； 屏蔽層，在第一密封劑上形成； 溝道，穿過屏蔽層和第一密封劑形成；導電材料，沉積在溝道中，電連接到屏蔽層；以及第一互連結構，在導電材料、第一密封劑和第一半導體管芯上形成。
22.權利要求21所述的半導體器件，其中導電材料電連接到第一互連結構。
23.根據權利要求21所述的半導體器件，其中導電材料通過第一互連結構而電連接到接地點。
24.根據權利要求21所述的半導體器件，還包括 多個導電通孔，穿過第一密封劑形成；第二互連結構，在第一密封劑上形成； 第二半導體管芯，安裝在第二互連結構上；以及第二密封劑，沉積在第二半導體管芯上，其中屏蔽層在第二密封劑上形成且導電材料環繞第一和第二半導體管芯。
25.根據權利要求21所述的半導體器件，還包括 多個導電通孔，穿過第一密封劑形成；第二互連結構，在第一密封劑上形成； 第二半導體管芯，安裝在第一半導體管芯上；以及第二密封劑，沉積在第二半導體管芯上，其中屏蔽層在第二密封劑上形成且導電材料僅環繞第二半導體管芯。
全文摘要
本發明涉及在半導體管芯周圍形成EMI屏蔽層的半導體器件和方法。半導體器件具有安裝在臨時載體上形成的界面層上的多個第一半導體管芯。密封劑沉積在第一管芯和載體上。平坦的屏蔽層在密封劑上形成。穿過屏蔽層和密封劑下至界面層而形成溝道。導電層沉積在溝道中且電連接到屏蔽層。界面層和載體被去除。互連結構在導電材料、密封劑和第一管芯上形成。導電材料通過互連結構而電連接到接地點。導電材料被分割以分離第一管芯。第二半導體管芯可以安裝在第一管芯上，使得屏蔽層覆蓋第二管芯且導電材料環繞第二管芯或第一和第二管芯。
文檔編號H01L21/56GK102270588SQ20111014736
公開日2011年12月7日 申請日期2011年6月2日 優先權日2010年6月2日
發明者卡森 F., A. 帕蓋拉 R., 尹勝煜 申請人:新科金朋有限公司