專利名稱：半導體器件的制造方法
技術領域：
本公開涉及制造半導體器件的方法，尤其是涉及制造包括具有嵌入式SiGe (eSiGe)的PMOS器件的半導體器件的方法。
背景技術：
為了滿足終端用戶對小尺寸電子器件的需求，在改進的超大規模集成電路(VLSI)工藝中，采用應力技術來提高器件的性能。其中一種有效的方法是采用嵌入式SiGe (eSiGe)結構來提高PMOS器件溝道區的空穴遷移率。在Σ形狀的eSiGe結構中，由于SiGe的晶格常數大于Si的晶格常數，而且Σ形狀 的SiGe減小了源區和漏區之間的間距，所以有效地增大了溝道區中的應力。圖IA至ID示出了現有技術的在PMOS器件中形成Σ形SiGe的方法。在Si襯底之上形成柵極以及位于柵極兩側側壁上的側壁間隔件(參見圖1A)之后，通過干法刻蝕，在相鄰柵極之間的Si襯底中形成凹槽，如圖IB所示。圖IB中所示的凹槽基本上是截面由A、B、C和D四個頂點限定的平底矩形形狀。接著，如圖IC所示，對形成的矩形凹槽進行晶向選擇性的濕法刻蝕，從而將該矩形凹槽擴展為Σ形狀。通常，晶向選擇性的濕法刻蝕沿(100)晶面刻蝕得比沿(111)晶面快。實際上，這里晶向選擇性的濕法刻蝕沿(111)晶面基本上刻蝕不動。結果是，如圖IC所示，在圖IB中的干法刻蝕之后形成的凹槽的C和D兩個頂點作為(111)晶向的刻蝕停止點而保留。最后，如圖ID所示，在所形成的Σ形凹槽中外延生長SiGe，從而形成SiGe的源區和漏區。本發明的發明人在對形成Σ形SiGe的方法進行深入研究后發現上述現有技術的方法存在難以外延生長SiGe的問題。具體而言，在圖IB所示的對襯底進行干法刻蝕的工藝中，由于等離子體的連續轟擊使得所形成的矩形凹槽邊緣處，尤其是圖IB中示出的C和D頂點處，出現Si晶格失配等缺陷。如前所述，作為晶向選擇性的濕法刻蝕的結果，C和D兩點成為(111)晶向的刻蝕停止點而保留不會被刻蝕掉。后續的SiGe外延生長工藝中，籽層對于Si的表面狀況(例如，清潔度、Si晶格情況)非常敏感。諸如Si晶格適配等缺陷會導致籽層難以生長。因此，如圖IE所示，C和D處出現的Si晶格缺陷會使得在后續工藝中難以外延生長SiGe籽層。
發明內容
為了消除或者至少部分地減輕現有技術中的上述問題，提出了本發明。本公開的實施例通過在干法刻蝕之后進行氧化處理以針對被干法刻蝕損傷的襯底部分形成氧化物層、然后去除該氧化物層，使得在進行SiGe外延生長之前已經去除了有晶格缺陷的襯底部分。本公開的實施例提供了一種制造半導體器件的方法，包括以下步驟一種制造半導體器件的方法，包括以下步驟在襯底上形成柵極，柵極上形成有頂部掩模層；形成位于所述柵極兩側側壁上的側壁間隔件；以所述頂部掩模層為掩模，對所述襯底進行干法刻蝕，以在相鄰的側壁間隔件之間的襯底中形成凹槽；對所述凹槽進行氧化，以圍繞所述凹槽的內壁形成襯里氧化物層；通過各向同性濕法刻蝕，去除所述襯里氧化物層；對所述凹槽進行晶向選擇性的濕法刻蝕，以將所述凹槽的內壁形成為具有Σ形狀。在一個實施例中，所述襯里氧化物層被形成為使得其厚度足以包括在對所述襯底進行干法刻蝕時受損傷的襯底部分。在一個實施例中，對所述凹槽的氧化包括熱氧化或者等離子體氧化工藝。在一個實施例中，所述熱氧化工藝包括在700°C至1200°C的溫度下對所述襯底進行氧化。在一個實施例中，所述熱氧化工藝包括在700°C至1200°C的溫度下對所述襯底進
行干法氧化。在一個實施例中，所述等離子體氧化工藝包括在射頻等離子體環境中對所述襯底進行氧化。在一個實施例中，所述襯里氧化物層的厚度約為50埃至150埃。在一個實施例中，所述濕法去除所述襯里氧化物層的步驟包括采用HF酸溶液來去除所述襯里氧化物層。在一個實施例中，所述對所述凹槽進行晶向選擇性的濕法刻蝕的步驟包括采用四甲基氫氧化銨(TMAH)對所述凹槽進行濕法刻蝕。在一個實施例中，所述晶向選擇性的濕法刻蝕沿(100)晶面比沿(111)晶面的刻蝕速率快。在一個實施例中，所述晶向選擇性的濕法刻蝕沿(111)晶面基本上刻蝕不動。 在一個實施例中，在所述襯底上形成的柵極為多晶硅柵。在一個實施例中，所述方法還包括在對襯底進行干法刻蝕之前在所述襯底中進行離子注入以形成源區和漏區。在一個實施例中，所述方法還包括在對所述凹槽進行晶向選擇性的濕法刻蝕之后在所述襯底中進行離子注入以形成源區和漏區。在一個實施例中，在對所述凹槽進行晶向選擇性的濕法刻蝕之前，所述凹槽的深度約為300埃至500埃。本公開實施例的方法利用氧化處理和濕法刻蝕處理去除了被干法刻蝕損傷的有晶格缺陷的襯底部分，從而能夠獲得良好的外延生長性能。
在閱讀了以下具體描述并參考附圖的情況下，本發明的其它方面將變得顯而易見。各附圖中相同的附圖標記將指代相同的部件或步驟。附圖中圖IA至ID示出了現有技術的在PMOS器件中形成Σ形SiGe的方法。其中，圖IA示出了在襯底上形成的柵極和位于柵極兩側側壁上的側壁間隔件；圖IB示出了通過干法刻蝕在相鄰柵極之間的襯底中形成的大體矩形的凹槽；圖IC示出了對形成的矩形凹槽進行晶向選擇性的濕法刻蝕，從而將該矩形凹槽擴展為Σ形狀；圖ID示出在所形成的Σ形凹槽中外延生長SiGe，從而形成SiGe的源區和漏區。
圖IE示出了圖IA至ID中描述的現有技術方法的缺陷。圖2是示意性地示出了根據本公開實施例的在PMOS器件中形成Σ形SiGe的方法的流程圖。圖3A至3E是示意性地示出在圖2中的形成Σ形SiGe的方法中的各步驟的截面圖。其中，圖3A示出了在襯底上形成的柵極、覆蓋在柵極上的頂部掩模層以及位于柵極兩側側壁上的側壁間隔件；圖3B示出了以頂部掩模層為掩模通過干法刻蝕在相鄰的側壁間隔件之間的襯底中形成的大體矩形的凹槽；圖3C示出了對凹槽進行氧化，以圍繞凹槽的內壁形成襯里氧化物層；圖3D示出了通過各向同性濕法刻蝕去除襯里氧化物層；以及圖3E示出了對大體矩形凹槽進行晶向選擇性的濕法刻蝕，從而將該凹槽擴展為Σ形狀。
具體實施例方式下面參照附圖詳細描述本發明的示例性實施例。應注意，以下的描述在本質上僅是解釋性的。除非另外特別說明，否則，在實施例中闡述的部件和步驟并不限制本發明的范 圍。另外，對本領域技術人員已知的技術、方法和裝置可能沒有進行詳細討論，但在適當的情況下意在成為說明書的一部分。在本公開的實施例中，通過在干法刻蝕之后進行氧化處理以針對被干法刻蝕損傷的襯底部分形成氧化物層、然后去除該氧化物層，使得在進行SiGe外延生長之前已經去除了有晶格缺陷的襯底部分，由此實現良好的外延生長性能。圖2示意性地示出了根據本公開實施例的在PMOS器件中形成Σ形SiGe的方法的流程圖。圖3A至3E是示意性地示出在圖2中的形成Σ形SiGe的方法中的各步驟的截面圖。下面將參照圖2和圖3A至3E來詳細描述本公開的實施例。首先，在圖2的步驟S210中，提供襯底并在襯底300上形成柵極301，在柵極301頂部形成有頂部掩模層302，并且在柵極兩側側壁上形成有側壁間隔件303 (參見圖3A)。襯底例如可以由硅制成。這里的柵極例如可以是多晶硅柵。頂部掩模層302和側壁間隔件303用于在隨后的干法刻蝕、濕法刻蝕、氧化處理以及源區/漏區離子注入工藝中保護柵極301。頂部掩模層302例如可以是硅氮化物。側壁間隔件303例如可以是硅氮化物或者硅氧化物。柵極301，頂部掩模層302以及側壁間隔件303的形成可以利用本領域技術人員公知的工藝實現，在此不再贅述。接下來，在圖2的步驟S220中，以頂部掩模層302為掩模，通過干法刻蝕處理在相鄰的側壁間隔件303之間的襯底300中形成截面由A’、B’、C’和D’四個頂點限定的大體矩形形狀的凹槽305，如圖3B所示。這里的干法刻蝕例如可以采用HBr或者C12作為主要反
應氣體。在圖2的步驟S230中，對凹槽305進行氧化處理，使得在凹槽305的內壁形成襯里氧化物層306，如圖3C所示。在硅襯底的情況下，經氧化處理形成的襯里氧化物層306是硅氧化物，例如二氧化硅。在一些實施例中，可以通過包括濕法氧化和干法氧化在內的熱氧化工藝來形成襯底氧化物層306。在一個示例中，在700°C至1200°C的溫度下對凹槽305進行熱氧化處理。在期望獲得較薄的襯底氧化物層306的情況下，優選地采用干法氧化處理。在另一些實施例中，還可以通過等離子體氧化工藝來形成襯底氧化物層306。例如，可以在射頻等離子體環境中對凹槽305提供氧氣。在一個示例中，在壓力為IOmT至1000mT、氧氣流量為10至5000SCCm、溫度為140°C至600°C的工藝條件下，形成襯底氧化物層 306。在上述步驟S230的氧化處理中，通過調整氧氣流量及反應溫度，可以控制襯里氧化物層306的形成，使得其厚度足以修復在對襯底300進行干法刻蝕時受損傷的襯底部分。在一個示例中，襯里氧化物層306的厚度約為50埃至150埃。接下來，在圖2的步驟S240中，利用各向同性濕法刻蝕，去除襯里氧化物層306，如圖3D所示。在一個實施例中，在襯里氧化物層306為二氧化硅的情況下，可以采用HF酸溶液來將其去除。例如，可以采用H2O與HF的質量比例為100 I或者50 I的溶液，在23±0. 5°C的溫度下，進行上述濕法刻蝕處理。在一個示例中，當去除了襯里氧化物層306之后，凹槽305的深度H例如可以是大約300埃至大約500埃。如前所述，由于在步驟S220的干法刻蝕處理中等離子體的連續轟擊，使得凹槽305的邊緣，尤其是頂點C’和D’，通常會受到損傷，例如出現晶格失配等缺陷。在本實施例 中，通過在步驟S230中利用氧化處理使可能受損傷的襯底部分形成氧化物層，然后在步驟S240中利用各向同性的濕法刻蝕處理去除所形成的氧化物層，從而去除了可能受損傷的凹槽305的邊緣(包括頂點C’和D’)，暴露出沒有缺陷或者缺陷較少的表面，由此克服了現有技術中由于襯底中的缺陷部分導致難以外延生長SiGe籽層的問題。最后，在圖2的步驟S250中，對凹槽305進行晶向選擇性的濕法刻蝕，以將凹槽305的內壁形成為具有Σ形狀，如圖3E所示。在一個實施例中，可以采用沿(100)晶面比沿
(111)晶面刻蝕速率快的晶向選擇性的濕法刻蝕處理。例如，可以采用質量濃度為10%至25%的四甲基氫氧化銨(TMAH)在溫度70°C至90°C下進行刻蝕。在這種情況下，沿(111)晶面基本上刻蝕不動。需要注意的是，可以在對襯底進行干法刻蝕(S卩，圖2中的步驟S220)之前或者在對凹槽進行晶向選擇性的濕法刻蝕(即，圖2中的步驟S250)之后，在襯底中進行離子注入以形成源區和漏區。本公開實施例的方法利用氧化處理和濕法刻蝕處理去除了被干法刻蝕損傷的有晶格缺陷的襯底部分，從而能夠獲得良好的外延生長性能。需要注意的是，eSiGe結構作為源區和漏區一般只是用于PMOS晶體管。因此，對于同時包括PMOS晶體管和NMOS晶體管的半導體器件，在為PMOS晶體管形成Σ形狀的過程中，需要用掩模等覆蓋住NMOS晶體管部分。盡管已經參考特定實施例對本發明進行了描述，但是應當理解，實施例是例示性的，而且本發明的范圍不受限于此。對所述實施例的任何變化、修改、添加和改進都是可能的。這些變化、修改、添加和改進落入如以下權利要求中詳述的本發明的范圍內。
權利要求
1.一種制造半導體器件的方法，包括以下步驟 在襯底上形成柵極，柵極上形成有頂部掩模層； 形成位于所述柵極兩側側壁上的側壁間隔件； 以所述頂部掩模層為掩模，對所述襯底進行干法刻蝕，以在相鄰的側壁間隔件之間的襯底中形成凹槽； 對所述凹槽進行氧化，以圍繞所述凹槽的內壁形成襯里氧化物層； 通過各向同性濕法刻蝕去除所述襯里氧化物層； 對所述凹槽進行晶向選擇性的濕法刻蝕，以將所述凹槽的內壁形成為具有Σ形狀。
2.如權利要求I所述的方法，其中，所述襯里氧化物層被形成為使得其厚度足以包括在對所述襯底進行干法刻蝕時受損傷的襯底部分。
3.如權利要求I或2所述的方法，其中，對所述凹槽的氧化包括熱氧化或者等離子體氧化工藝。
4.如權利要求3所述的方法，其中，所述熱氧化工藝包括在700°C至1200°C的溫度下對所述襯底進行氧化。
5.如權利要求4所述的方法，其中，所述熱氧化工藝包括在700°C至1200°C的溫度下對所述襯底進行干法氧化。
6.如權利要求3所述的方法，其中，所述等離子體氧化工藝包括在射頻等離子體環境中對所述襯底進行氧化。
7.如權利要求I或2所述的方法，其中，所述襯里氧化物層的厚度約為50埃至150埃。
8.如權利要求I所述的方法，其中，所述濕法去除所述襯里氧化物層的步驟包括采用HF酸溶液來去除所述襯里氧化物層。
9.如權利要求I所述的方法，其中，所述對所述凹槽進行晶向選擇性的濕法刻蝕的步驟包括采用四甲基氫氧化銨(TMAH)對所述凹槽進行濕法刻蝕。
10.如權利要求I或9所述的方法，其中，所述晶向選擇性的濕法刻蝕沿(100)晶面比沿(111)晶面的刻蝕速率快。
11.如權利要求10所述的方法，其中，所述晶向選擇性的濕法刻蝕沿(111)晶面基本上刻蝕不動。
12.如權利要求I所述的方法，其中，在所述襯底上形成的柵極為多晶硅柵。
13.如權利要求I所述的方法，還包括在進行晶向選擇性的濕法刻蝕將凹槽形成為Σ形狀之后，在該Σ形狀的凹槽內外延生長SiGe。
14.如權利要求I所述的方法，還包括在對所述襯底進行干法刻蝕之前在所述襯底中進行離子注入以形成源區和漏區。
15.如權利要求13所述的方法，還包括在Σ形狀的凹槽內外延生長SiGe之后在所述襯底中進行離子注入以形成源區和漏區。
16.如權利要求I所述的方法，其中，在對所述凹槽進行晶向選擇性的濕法刻蝕之前，所述凹槽的深度約為300埃至500埃。
17.如權利要求I所述的方法，還包括在對所述襯底進行干法刻蝕以形成凹槽之前，在要形成NMOS器件的區域上方形成掩模，而暴露要形成PMOS器件的區域。
全文摘要
本公開實施例提供了一種半導體器件制造方法，包括在襯底上形成柵極，柵極上形成有頂部掩模層；形成位于所述柵極兩側側壁上的側壁間隔件；以所述頂部掩模層為掩模，對所述襯底進行干法刻蝕，以在相鄰的側壁間隔件之間的襯底中形成凹槽；對所述凹槽進行氧化，以圍繞所述凹槽的內壁形成襯里氧化物層；通過各向同性濕法刻蝕，去除所述襯里氧化物層；對所述凹槽進行晶向選擇性的濕法刻蝕，以將所述凹槽的內壁形成為具有∑形狀。本公開實施例的方法利用氧化處理和濕法刻蝕處理去除了被干法刻蝕損傷的有晶格缺陷的襯底部分，從而能夠獲得良好的外延生長性能。
文檔編號H01L21/20GK102810481SQ20111014717
公開日2012年12月5日 申請日期2011年6月2日 優先權日2011年6月2日
發明者張翼英, 何其旸 申請人:中芯國際集成電路制造(北京)有限公司