<listing id="vjp15"></listing><menuitem id="vjp15"></menuitem><var id="vjp15"></var><cite id="vjp15"></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><menuitem id="vjp15"></menuitem></video></cite>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<menuitem id="vjp15"><strike id="vjp15"></strike></menuitem>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"></strike></var>
<var id="vjp15"></var>
<var id="vjp15"></var>
<var id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></var>
<menuitem id="vjp15"></menuitem><cite id="vjp15"><video id="vjp15"></video></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></cite>
<var id="vjp15"></var>
<var id="vjp15"></var>
<menuitem id="vjp15"><span id="vjp15"><thead id="vjp15"></thead></span></menuitem>
<cite id="vjp15"><video id="vjp15"></video></cite>
<menuitem id="vjp15"></menuitem>

低壓超結MOSFET自對準工藝方法與流程

文檔序號:12065891閱讀:1767來源:國知局
低壓超結MOSFET自對準工藝方法與流程

本發明屬于半導體功率器件技術領域,具體涉及一種低壓超結MOSFET自對準工藝方法。



背景技術:

由于功率MOSFET應用的巨大市場,引導其在工藝和設計上都取得了長足的發展,不斷成熟。但人們對于器件性能提高和成本降低的需求是永不滿足的,促使其市場競爭越來越激烈。傳統的功率MOSFET器件由于受到理論硅極限的限制,長久以來抑制了功率MOSFET器件的發展,而低壓超結 MOSFET 利用電荷平衡原理,使得N型漂移區即使在較高摻雜濃度的情況下也能實現器件較高的擊穿電壓,從而獲得較低的導通電阻,打破了傳統功率MOSFET的理論硅極限。導通電阻降低可以使得一片晶圓上制作更多數量的芯片,從而降低了單顆芯片成本。然而對于低電壓范圍超結器件(40V以下),其pitch需要縮小至0.8um或甚至以下,這增加了接觸孔與溝槽之間對準的難度,而對偏會導致器件性能一致性較差,特別是閾值電壓的波動,嚴重時導致器件參數異常。



技術實現要素:

本發明的目的是提供一種低壓超結MOSFET自對準工藝方法,克服現有技術中存在的技術問題。

本發明所采用的技術方案為:

低壓超結MOSFET自對準工藝方法,其特征在于:

包括以下步驟:

步驟一:硅襯底表面淀積一層氧化硅,通過光刻工藝在氧化硅上面定義出溝槽區,然后以氧化硅為硬掩模,對硅襯底進行刻蝕,形成溝槽并移除表面氧化硅;

步驟二:在溝槽內及硅襯底表面生長場氧化硅;

步驟三:溝槽內填充源極多晶硅并進行回刻;

步驟四:利用濕法腐蝕對硅襯底表面及溝槽側壁氧化層進行移除;

步驟五:利用干法熱氧化工藝生長柵氧化硅;

步驟六:淀積柵極多晶硅并進行回刻;

步驟七:淀積介質氧化硅并利用CMP工藝移除表面的氧化硅;

步驟八:利用干法腐蝕進行硅刻蝕;

步驟九:進行體區、源區注入并退火;

步驟十:淀積氮化硅,并利用干法腐蝕刻蝕掉表面的氮化硅;

步驟十一:進行硅刻蝕形成接觸孔;

步驟十二:進行表面金屬工藝。

步驟二中,場氧化硅生成通過氧化工藝或淀積工藝實現。

步驟三中,源極多晶硅回刻掉表面及溝槽上半部多晶硅,保留下半部多晶硅以形成源極。

步驟六中,多晶硅回刻至硅表面以下深度不小于4000A用以填充介質氧化層。

步驟七中,氧化硅移除到表面與硅襯底表面齊平。

步驟十中,氮化硅刻蝕后形成氮化硅側墻。

本發明具有以下優點:

本發明所述的低壓超結MOSFET自對準工藝方法,可以實現接觸孔與溝槽之間的自對準,避免了常規工藝中接觸孔對偏的問題,降低了工藝的難度,增加了器件參數的穩定性。

附圖說明

圖1為本發明步驟一的示意圖;

圖2為本發明步驟二的示意圖;

圖3為本發明步驟三的示意圖;

圖4為本發明步驟四的示意圖;

圖5為本發明步驟五的示意圖;

圖6為本發明步驟六的示意圖;

圖7為本發明步驟七的示意圖;

圖8為本發明步驟八的示意圖;

圖9為本發明步驟九的示意圖;

圖10為本發明步驟十的示意圖;

圖11為本發明步驟十一的示意圖;

圖12為本發明步驟十二的示意圖。

具體實施方式

下面結合具體實施方式對本發明進行詳細的說明。

為了使本發明的目的、技術方案及優點更加清楚明白,以下結合附圖及實施例,對本發明進行進一步詳細說明。

本發明涉及的一種低壓超結MOSFET自對準工藝方法,包括以下步驟:

步驟一:硅襯底1表面淀積一層氧化硅,通過光刻工藝在氧化硅上面定義出溝槽區,然后以氧化硅為硬掩模,對硅襯底進行刻蝕,形成溝槽2并移除表面氧化硅,如圖1示。

步驟二:在溝槽內及硅襯底表面生長場氧化硅3,如圖2示;氧化硅生成可以通過氧化工藝實現,也可以通過淀積工藝實現。

步驟三:溝槽內填充源極多晶硅4并進行回刻,如圖3示;源極多晶硅回刻掉表面及溝槽上半部多晶硅,保留下半部多晶硅以形成源極。

步驟四:利用濕法腐蝕對硅襯底表面及溝槽側壁氧化層進行移除,如圖4示。

步驟五:利用干法熱氧化工藝生長柵氧化硅5,如圖5示。

步驟六:淀積柵極多晶硅6并進行回刻,如圖6示;多晶硅回刻至硅表面以下深度不小于4000A用以填充介質氧化層。

步驟七:淀積介質氧化硅7并利用CMP工藝移除表面的氧化硅,如圖7示;氧化硅移除到表面與硅襯底表面齊平。

步驟八:利用干法腐蝕進行硅刻蝕,如圖8示。

步驟九:進行體區、源區注入并退火,如圖9示。

步驟十:淀積氮化硅8,并利用干法腐蝕刻蝕掉表面的氮化硅,如圖10示;氮化硅刻蝕后形成氮化硅側墻。

步驟十一:進行硅刻蝕形成接觸孔,如圖11示。

步驟十二:進行表面金屬工藝,制作器件電極,如圖12示。

采用本發明所述的低壓超結MOSFET自對準工藝方法,可以實現接觸孔與溝槽之間的自對準,避免了常規工藝中接觸孔對偏的問題,降低了工藝的難度,增加了器件參數的穩定性。

本發明的內容不限于實施例所列舉,本領域普通技術人員通過閱讀本發明說明書而對本發明技術方案采取的任何等效的變換,均為本發明的權利要求所涵蓋。

當前第1頁1 2 3 
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
韩国伦理电影