一種ac-dc調節器和調節方法

專利名稱：一種ac-dc調節器和調節方法
技術領域：
本發明涉及電源管理領域，尤其涉及一種AC-DC調節器。
背景技術：
在反激式交流-直流AC-DC應用中，有時要實現次級輸出具有恒壓恒流(CV/CC)特性，圖I是恒壓恒流輸出曲線示意圖。恒壓一般采樣次級輸出電壓或間接采樣次級輸出電壓，通過負反饋調整來實現；而恒流一般通過設置主繞組的電感電流峰值來實現，即Iout=K*Ipeak2,其中Iout是次級輸出恒流電流的大小，Ipeak是主繞組的峰值電流,K是增益系數，單位是A'圖2是現有技術實現恒流的示意圖。圖3是圖2的實際輸出波形示意圖。在功率管開啟后最初一段時間內，由于主級繞組的寄生電容存在，導致電感電流開始一段時間內呈現非線性上升特性，即在相同時間內，非線性電感電流增量小于線性特性的增量，如圖3中的tact時刻誤差為Λ II。同時當電流限制信號OCP關斷功率管QO后，由于功率管的退飽和時間的存在和寄生電容的充電的時間Td存在，導致主繞組的電感電流繼續上升，直到反激次級整流有電流輸出；假設不存在電感電流非線性特性，功率管關斷后的這段時間Td，使得主繞組電感電流峰值大于電感電流目標峰值，如圖3中的Λ 12。非線性和關斷延遲時間導致實際電感電流峰值偏離電感電流目標峰值(或理想峰值)，如圖3中的Al。既有方案的缺點在于電感電流的非線性特性，以及功率管關斷后電感電流會持續上升，這兩個因素導致電感電流最終峰值和目標峰值存在誤差，同時，這兩個因素又和系統的寄生相關，最終導致產品之間的恒流輸出值差異較大。

發明內容
針對上述問題，本發明實施例在第一方面提出一種AC-DC調節器。該AC-DC調節器包括變壓器和連接在變壓器主繞組側的功率管；其中，當主繞組電流所對應的電壓高于參考電壓時，控制功率管的柵極使之關斷；其特征在于還包括積分器，用于對由主繞組電流耦合到的第一輔助電流進行第一積分得到第一積分增量，對由主繞組電流耦合到的第二輔助電流在基準電流對應的第三持續時間內進行第二積分得到第二積分增量，并基于第一積分增量和第二積分增量得到預期上升到目標電流峰值的第二持續時間；延遲鎖定環，對主繞組電流上升到峰值的第一持續時間和預期上升到目標電流峰值的第二持續時間進行比較；參考電壓調整電路，利用比較結果調整參考電壓。本發明實施例在第二方面提供一種恒流輸出的AC-DC調節方法。所述方法包括對由主繞組電流耦合到的第一輔助電流進行第一積分得到第一積分增量，對由主繞組電流耦合到的第二輔助電流在和基準電流對應的第三持續時間內進行第二積分得到第二積分增量，并基于第一積分增量和第二積分增量得到預期上升到目標電流峰值的第二持續時間；對和主繞組電流上升到峰值的第一持續時間和預期上升到目標電流峰值的第二持續時間進行比較；利用比較結果調整參考電壓；當主繞組電流所對應的電壓高于參考電壓時，控制連接在變壓器主繞組側的功率管的柵極使之關斷。本發明實施例通過對輔助電流進行積分消除了電感電流非線性誤差，通過時間差控制方法消除寄生的關斷延遲誤差，實現了產品間的高精度恒流輸出。


圖I是恒壓恒流輸出曲線示意圖2是現有技術實現恒流的示意圖3是圖2的實際輸出波形示意圖4是本發明實施例的AC-DC調節器示意圖5是圖4調節器輸出波形示意圖6是積分器一種示意圖7是積分器另一種示意圖8是圖4調節器中DLL電路不意圖9是圖4調節器中電荷泵以及電壓-電流轉換電路示意圖10是現有技術圖6，以及圖8和圖9電路輸出波形示意圖11是本發明圖7，以及圖8和圖9電路輸出波形示意圖12是本發明實施例Vref電路的一種不意圖13是本發明實施例Vref電路的另一種不意圖14是本發明實施例輔助繞組電壓電路轉換電路的示意圖15是本發明電感電流峰值時間探測器；
圖16是本發明實施例AC-DC調節器的示意圖。
具體實施方式
下面通過附圖和實施例，對本發明實施例的技術方案做進一步的詳細描述。
圖4是本發明實施例的AC-DC調節器示意圖。如圖4所示，該AC-DC電路在輸入VAC和輸出Vout之間有一個變壓器Tl，該變壓器Tl起著電隔離的作用。
交流電壓經整流后的電壓VAC加在變壓器Tl的主繞組的一端，主繞組的另一端經
功率管QO和電阻Rsn后接地。一個過流比較器檢測電阻Rsn兩側的電壓是否大于參考電壓Vref，并且基于檢測情況產生OCP信號。OCP信號輸入到RS觸發器的S輸入端，產生置位的CTRL信號。RS觸發器也可以在周期性時鐘脈沖Rs的作用下將CTRL信號復位。CTRL信號經驅動器產生DR信號，從而控制功率MOS管QO的通斷。需要說明的是，當檢測到電阻Rsn兩側的電壓大于參考電壓Vref的時候，OCP信號的高電平關斷功率管Q0，導致電阻Rsn無電流流過，Rsn壓降為0，OCP又變為低電平。第三繞組通過變壓器T2和主繞組以及從繞組耦合。經過Rtop和Rbot構成的分壓電路產生電壓VFB，該電壓VFB由采樣保持電路采樣并且保持，然后由時鐘和最小脈沖模塊產生時鐘和脈沖信號Rs。當功率管QO導通時Vaux電壓為低，VFB信號為低；當功率管QO關斷時Vaux電壓變高，VFB信號為高；時鐘和最小脈沖模塊依據采樣保持后的VFBS信號CN 102946204 A
書
明
說
3/7頁
產生時鐘和Rs信號。該時鐘的頻率一般正比例于VFBS，即正比例于輸出電壓。采樣時刻一般選擇在反激那段時間內即可。當功率MOS管QO導通時，忽略其導通壓降，輸入電壓VAC加到變壓器主繞組的兩 端，主繞組電感電流以VAC/L的斜率上升，而此時變壓器Tl的從繞組使二極管Dl反偏，負載由輸出電容Cl提供電能，同時變壓器Tl的主繞組存儲磁能。而當功率MOS管QO關斷時，主繞組回路斷開，主繞組的和功率管QO的漏極相連的一端的端電壓升高，從繞組的同名端相繼升高，使Dl導通，變壓器Tl上的磁能轉換成從繞組上的電流，向負載提供電能并且補充輸出電容的能量。需要指出，功率管QO開啟后，電感電流iL上升；由于受寄生電容Cpara的放電影響，導致初始時電感電流上升呈現非線性特性,上升斜率di/dt=Vac*(1-exp (_t/ τ ))/L，電流大小是斜率對時間的積分即iL=Vac*(t+τ *(exp(_t/ t)-1))/L,其中di/dt是電感電流上升斜率，Vac是交流輸入電源經整流后的電壓，L是變壓器Tl的主繞組的電感大小，τ是寄生放電時間常數。輔助繞組感應主繞組的壓差Vaux = _Ta*Vac* (l_exp (_t/ τ ))，其中Ta是輔助繞組的阻數Taux和主繞組阻數Tpri比值Ta=Taux/Tpri。該AC-DC電路在輔助繞組一側包括電壓轉電流電路。電壓轉電流電路產生電流iaux=_Vaux/Ra=Ta*Vac* (1-exp (_t/ τ)),其中 Ra 是 V-1 轉換電阻。請留意，該電流 iaux和電感電流斜率di/dt表達式形式相同。如果采用積分器對電流iaux積分，則產生的電壓增量Vint=Ka*Ta*Vac* (t+τ * (exp (_t/ τ )-I)) / (Cint*Ra),其中,Ka 是電流增益系數,Cint 是積分器電容值。請留意，該電壓增量Vint和電感電流大小iL表達式形式相同，所以可以采用電容積分器的電壓增量來表征電感電流大小。所述寄生產生的時間常數大概為幾十nS，即所述τ 一般在50nS左右，一般O 5τ這段時間電感電流呈現明顯的非線性；t 5T之后寄生基本無影響，此后電感電流上升斜率固定，呈現線性特性。可以將主繞組電感電流上升總時間Ton_L的一段時間作為基準時間Tref，這段時間的電感電流上升特性為線性，即tl t2時間段，并且tl>>5 τ，tl時刻后電感電流上升斜率恒定呈現線性特性，大小為di/dt=Vac/L，這段基準時間的電感電流增量為IL_ref=di/dt*Tref=Vac/L*Tref=Vac*(t2_tl)/L。功率管QO開啟后,0 tl時間段電感電流增量iL_tl=Vac*(tl+ τ *(exp(_tl/τ )-l))/L ；tl t2 時間段電感電流增量 iL_t2=Vac*(t2-tl)/L=IL_ref ；t2 t3 時間段電感電流增量為iL_t3=Vac* (t3_t2)/L。作為對比，在O tl時間段，積分器電容電壓增量大小是V_tl=Kl*Ka*Ta*Vac* (tl+ τ * (exp (-tl/ τ ) -I)) / (Cint*Ra);其中在 tl t2 時間段，電容電壓增量大小是V_t2=(K2-Kl)*Ka*Ta*Vac*(t2-tl)/(Cint*Ra) ；t2 t3時間段的電容電壓增量大小是 V_t3=Kl*Ka*Ta*Vac* (t3_t2) / (Cint*Ra)。如果設置V_t2=(V_tl+V_t3)，采用電感電流形式表示即(K2_Kl)*iL_t2=Kl*(iL_tl+iL_t3)，如果 K2/K1=N(N>1)，則 iL_tl+iL_t3= (N-I)*iL_t2= (N-I)*IL_ref,則電感電流的在 t3 時刻的電流是 iLt3=iL_tl+iL_t2+iL_t3= (N-I) *IL_ref+IL_ref=N*IL_
6ref ;而t3時刻就是電感電流達到目標峰值時刻，則電感電流峰值不受電感電流非線性的影響。需要說明的是，V_t2、V_tl和V_t3之間也可以滿足其它形式的關系，只要能夠依據V_t2唯一地確定V_t2、V_tl與V_t3之間的關系，換言之電感電流峰值不受電感電流非線性的影響。同時，由于存在功率管關斷后電感電流持續上升延遲時間Td，時間延遲環路(DLL)和電荷泵電路調整實際電感電流峰值時刻Ton_L等于目標峰值時刻t3，實現了電感電流峰值不隨功率管關斷后繼續上升時間的影響。如果t3時刻就是電感電流達到目標峰值，同時也是電感電流實際最終峰值(Ton_L=t3)，則次級輸出電流為Iout=K * Ipeak2=K^N* (IL_ref ) 2，實現了輸出電流不隨非線性和延遲時間的影響。為了實現上述本發明的構思，在圖4所示的例子中，AC-DC電路配置了峰值時間探測器、比較器、積分器、延遲鎖相環DLL、電荷泵和參考電壓調整電路。本領域的技術人員意識到，可以采取其它形式的電路來實現本發明的上述構思。電流峰值探測器檢測電感電流的峰值時刻，得到信號Ton_L。該信號反映了功率管QO的電流從零電流到實際峰值所經歷的時間。比較器在功率管QO導通一段時間(tl)后，通過隔直流電容Ce感測Vsense的交流電壓Isense, Isense和基準電壓Iref比較,得到一個信號Tref。Tref的低電平持續時間和基準電壓Iref的大小成比例。基準電壓Iref除以Rsn就是基準電流。積分器利用第一輔助電流進行電容積分，利用第二輔助電流在Tref的低電平有效期間進行電容積分。在一個例子中，第一輔助電流和第二輔助電流由主繞組電流耦合得到。并且，當兩個積分增量相等時，積分器得到信號Ton_ref。信號Ton_ref反映了功率管QO電流從零到目標峰值所經歷的時間。信號Tref和倍乘數N相應地依據實際情況加以確定，使得所得到的Ton_ref時間和IL達到目標峰值所需要經歷的時間一致。延遲鎖定環DLL將信號Ton_ref和信號Ton_L進行鑒相比較，并且產生時間差信號Tdiff。當兩個信號Ton_ref和Ton_L的電平同為高電平或者同為低電平的時候，TdifT為低電平；當兩個信號的電平互異的時候，Tdiff為高電平。信號Tdiff反映了功率管QO所流過的電流的目標峰值和實際峰值之間的差異。電荷泵根據時間差信號Tdiff進行電容充放電，電容上電壓轉換為電流信號。參考電壓調整電路根據來自電荷泵的電流信號的數值，對參考電壓Vref進行調整，使得功率管QO的柵極電壓DR信號高電平持續時間縮短或者延長。當Ton_L的高電平持續時間長于Ton_ref的高電平持續時間時，DR信號的高電平縮短；當Ton_L的高電平持續時間短于Ton_ref的高電平持續時間時，DR信號的高電平延長。圖5是圖4調節器輸出波形示意圖。圖5示意了上述電路的各信號Tref、Ton_!■社、1'011_1^和Tdiff的波形。Tref是低電平有效信號，在各個Rs周期期間其低電平持續時間保持恒定。積分后的信號Ton_ref的高電平持續時間也同樣保持恒定。Ton_L和TdifT的高電平持續時間在各個Rs周期期間呈現縮小態勢，相應地IL的最高峰值也逐漸向Ton_ref所指示的目標峰值靠近。圖6是一種積分器。觸發器包括數值為Il的恒定電流源601和數值為N*I1的恒定電流源603。11 =KI*Ka*iaux, N*11 =K2*Ka*iaux 信號Tstart輸入反相器610的輸入端。當Tstart為高電平時，反相器610的輸出為低電平，第一MOS管處于關斷狀態；同時Tstart將開關602閉合，電流源601對電容Cl充電；在/Tref高電平有效期間，/Tref將開關604閉合，電流源603對電容C2充電。比較器對電容Cl和C2兩端的電壓Vcl和Vc2進行比較，當Vcl和Vc2出現交叉時，比較器614的輸出信號翻轉。啟動后，LEB信號將RS觸發器616清零，Ton_ref變為高電平；當Tref從低跳到高后，并且Vcl超過Vc2時，比較器614輸出的高電平信號將RS觸發器616的輸出端置位，Ton_ref變為低電平。Tref通過反相器輸入RS觸發器的清零端，確保在此期間Ton_ref不會任意翻轉。圖10是圖6積分器輸出波形不意圖。由于Vcl是利用數值Il的電流充電,而Vc2是利用數值N*I1的電流充電，因此當Vcl和Vc2再次相等時,所經歷的時間等于Tref的N倍，Ton_ref的高電平持續時間等于Tref低電平的持續時間N倍。圖7是另一種積分器示意圖。電容電壓不會每個周期泄放到零，而是剛好調整到翻轉點，具體地，圖7中包括電流為Il的電流源801和數值為N*I1的電流源802。Il=Kl*Ka*iaux,N*Il=K2*Ka*iaux。當Tstart高電平有效時，開關811閉合，電流源801以放電電流Il對電容C放電，電容C的電壓下降；在此期間，/Tref高電平有效，開關812閉合，電流源802以電流N*I1同時對電容C充電，電容C的電壓隨此上升；當/Tref低電平有效時，電流源802停止充電，僅有電流源繼續放電801 ;當Tstart低電平有效時，電流源801停止放電。啟動后，LEB信號將RS觸發器804清零，Ton_ref變為高電平；隨著電流源801的放電和電流源802的充電，Vc先降后升再降。NMOS管匪I在Vc處于較高電平時保持導通，而對電容放電到預定閾值(這里為和充放電開始時的電平)時由導通變為關斷并且Ton_ref變為低電平。/Tref輸入RS觸發器804的清零端，旨在確保在Tref高電平有效期間Ton_ref保持為高電平。圖11是圖7積分器輸出波形示意圖。同樣可見，Ton_ref的高電平持續時間等于Tref低電平的持續時間N倍。圖8是圖4中DLL電路示意圖。如圖8所示，延遲鎖定環包括D觸發器501和502，分別以Ton_ref和Ton_L為控制時鐘。當Ton_ref先由高到低跳變時，D觸發器501的Q輸出端變高，/Q為低；此時D觸發器502的Q輸出端為低，/Q為高;因此，與門506輸出高電平Down，與門507輸出低電平Up。當Ton_L接著由高到低跳變時，D觸發器502的Q輸出端變高，/Q為低；此時，與門506輸出的Down信號由高變為低電平；由于D觸發器501的Q輸出端仍然為高，/Q為低，則與非門509的輸出變為低，將D觸發器501和502清零，各自的Q輸出端為低，/Q為高，與門506和507的輸出信號Down和Up均保持低電平。同樣，當Ton_L先由高到低跳變時，D觸發器502的Q輸出端變為高，/Q為低；此時觸發器501的Q輸出端為低，/Q為高；因此，與門507輸出高電平Up，與門506輸出低電平Down0當Ton_ref接著由高到低跳變時，D觸發器501的Q輸出端變高，/Q為低；此時，與門507輸出的Up信號由高變為低電平；由于D觸發器502的Q輸出端仍然為高，/Q為低，則與非門509的輸出變為低，將D觸發器501和502清零，各自的Q輸出端為低，/Q為高，與門506和507的輸出信號Down和Up均保持低電平。
延遲鎖定環還包括RS觸發器504。該觸發器504采用D觸發器501的Q輸出信號作為S輸入端的輸入信號，采用LEB信號作為R輸入端的輸入信號。當LEB有效時，RS觸發器504清零，/Q輸出端的輸出信號Tstart變為高電平。當如前文所述D觸發器501的Q輸出信號由低變高時，RS觸發器將Q輸出端置位，/Q輸出信號Tstart相應變為低電平。Tstart可以用于積分器的啟動。圖9是圖4中電荷泵以及電壓-電流轉換電路示意圖。在圖9中，Ichg= (Vchg-Vthn)/R。其中，Ichg是電壓轉電流的輸出電流，Vchg是電荷泵的電容電壓，Vthn是NMOS管匪I的閾值電壓，R是電壓轉電流的電阻。具體地，電荷泵包括兩個電流源，1001和1002，分別以電流12對電容Chg充電和放電。當Down信號有效時，電流源1001對電容Chg充電；當Up信號有效時，電流源1002對電容Chg進行放電。電容Chg —端接地，另一端的電壓Vchg輸入NMOS管匪I的柵極，NMOS管1008的源極經電阻R接地。流經NMOS管NMl的漏極的電流Ichg按下式確定Ichg= (Vchg-Vthn)/R。由此可見，Ichg與Vchg有關，因此和Up以及Down信號有關。如果Up信號有效,則Ichg降低；如果Down信號有效，則Ichg升高。圖12是本發明實施例Vref電路一個不例。圖12中，Vref = Vrefl-Ichg^Rref0其中Vref是零溫度特性的基準電壓，Rref是電流轉電壓電阻。具體地，參考電壓調整電路包括電阻Rref和緩沖器。原始的參考電壓Vrefl經緩沖器加在電阻Rref上，電阻Rref的電流為Ichg。則電阻Rref的另一端上的電壓Vref如下確定Vref=Vrefl_Ichg*Rref。由此，參考電壓Vref可以通過改變Ichg而加以改變。圖13是本發明實施例Vref電路另一個示例。圖13中，該參考電壓調整電路包括PMOS管PMUPM0S管PM2、電流為Iref 2的電流源和電阻Rref 2。PMOS管PMl和PMOS管PM2構成電流鏡，電流鏡的放大倍數為Km。電阻Rref2連接在PMOS管PM2的源極和地之間。PMOS管PM2的源極有另一電流支路，電流為Ichg。則流過電阻Rref2的電流確定為Vref= (Iref2*Km_Ichg) *Rref2=Vref2-Ichg*Rref2。其中，Vref2=Km*Iref2*Rref2。圖14是本發明實施例輔助繞組電壓電路轉換電路的示意圖。PM3、PM4、PM5和PM6構成電流鏡；NM4和匪5構成另一電流鏡。放大器將匪3的漏極拉至地電位，Ra上流過電流iaux = (O-Vaux) /Ra。由此,在NM5、PM5和PM6分別產生第一輔助電流kl*ka*iaux,第二輔助電流k2*ka*iaux，以及用于峰值時間探測器的電流k3*ka*iaux。圖15是峰值時間探測器示意圖。圖15中，當電感電流達到峰值后，Vaux是從負壓變成正電壓，Iaux=O,此時圖14的PM6和IB組成的電流比較器輸出低電平，經反相器輸出高電平置位RS觸發器，觸發器的/Q輸出低電平，實現Ton_L的檢測。本發明實施例提供一種恒流輸出的AC-DC調節方法。所述方法包括對由主繞組電流耦合到的第一輔助電流進行第一積分得到第一積分增量，對由主繞組電流耦合到的第二輔助電流在基準電流對應的第三持續時間內進行第二積分得到第二積分增量，并基于第一積分增量和第二積分增量得到預期上升到目標電流峰值的第二持續時間；對和主繞組電流上升到峰值的第一持續時間和預期上升到目標電流峰值的第二持續時間進行比較；利用比較結果調整參考電壓；當主繞組電流所對應的電壓高于參考電壓時，控制連接在變壓器主繞組側的功率管的柵極使之關斷。
圖16是本發明實施例AC-DC調節器的示意圖。所述AC-DC調節器包括電壓轉電流模塊和電流峰值校正模塊；所述電壓轉電流模塊，用于將檢測到的輔助電壓轉換為輔助電流，并將所述輔助電流提供給電流峰值校正模塊；所述電流峰值校正模塊對所述輔助電流積分，用積分電壓來表征電感電流的大小；所述電流峰值校正模塊還用于產生時間差，所述時間差為所述主繞組電感電流達到目標峰值時刻與所述主繞組電感電流上升到最終峰 值時刻的時間差；所述AC-DC調節器根據所述積分電壓以及時間差控制主繞組電感電流的最終峰值大小。優選地，所述電流峰值校正模塊包括積分器、最終峰值時間探測器、時間延遲環路DLL，所述積分器用于對所述輔助電流進行積分，從而消除非線性誤差，并將電感電流達到目標峰值時刻提供給所述時間延遲環路DLL，所述最終峰值時間探測器用于探測電感電流上升到最終峰值的時刻，并將其提供給所述時間延遲環路DLL，所述時間延遲環路DLL根據所述電感電流達到目標峰值時刻與所述電感電流上升到最終峰值時刻得到所述時間差。優選地，所述電流峰值校正模塊包括電荷泵，用于根據所述時間差進行充電或者放電以改變所述主繞組電感峰值電流大小。只要所述時間差不等于零，所述電荷泵就會一直不定地根據所述時間差進行充電或者放電以改變所述主繞組峰值電流，而所述主繞組峰值電流時刻則會影響時間差，最終會導致所述時間差趨向于零。當所述時間差為零時，所述的主繞組峰值電流將保持恒定并且大小等于目標值，此時，系統處于鎖定狀態；而次級輸出電流是正比于所述主繞組峰值電流的平方值，因此該輸出電流就是恒定的。本發明實施例使用積分器積分輔助電流，消除電感電流非線性誤差；根據所述時間差控制主繞組電感電流峰值的大小，最終使得所述時間差為零，消除寄生的關斷延遲誤差；實現了產品間的高精度恒流輸出。最后所應說明的是，以上實施例僅用以說明本發明的技術方案而非限制，盡管參照較佳實施例對本發明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發明的技術方案進行修改或者等同替換，而不脫離本發明技術方案的精神和范圍。
權利要求
1.一種恒流輸出的AC-DC調節器，包括變壓器和連接在變壓器主繞組側的功率管；其中，當主繞組電流所對應的電壓高于參考電壓時，控制功率管的柵極使之關斷；其特征在于還包括積分器，用于對由主繞組電流耦合到的第一輔助電流進行第一積分得到第一積分增量，對由主繞組電流耦合到的第二輔助電流在基準電流對應的第三持續時間內進行第二積分得到第二積分增量，并基于第一積分增量和第二積分增量得到預期上升到目標電流峰值的第二持續時間；延遲鎖定環，對主繞組電流上升到峰值的第一持續時間和預期上升到目標電流峰值的第二持續時間進行比較；參考電壓調整電路，利用比較結果調整參考電壓。
2.如權利要求I所述的恒流輸出的AC-DC調節器，其中包括第一比較器，將主繞組電流和基準電流進行比較，當主繞組電流增加一段基準電流的情況下，輸出所述第三持續時間。
3.如權利要求I所述的恒流輸出的AC-DC調節器，其中積分器包括利用第一輔助電流對第一電容放電的第一電流源和利用第二輔助電流按第三持續時間對第一電容充電的第二電流源；還包括場效應管，場效應管在對第一電容放電到預定閾值時由導通變為關斷并且由此確定第二持續時間。
4.如權利要求I所述的恒流輸出的AC-DC調節器，其中包括峰值時間探測器，用于探測主繞組電流上升到峰值的第一持續時間。
5.如權利要求4所述的恒流輸出的AC-DC調節器，其中峰值時間探測器包括RS觸發器，當探測由主繞組電流耦合到的輔助電流降為零時，將該輔助電流零值轉換成邏輯高電平輸入所述RS觸發器的置位端，所述RS觸發器的/Q端輸出低電平，實現所述峰值時間的檢測。
6.如權利要求I所述的恒流輸出的AC-DC調節器，其中包括電荷泵，所述比較結果是電壓信號，所述電荷泵將電壓信號轉換為電流信號。
7.如權利要求6所述的恒流輸出的AC-DC調節器，其中所述比較結果包括升信號和降信號，所述電荷泵包括在升信號的控制下對第二電容進行放電的第五電流源和在降信號的控制下對第二電容進行充電的第六電流源；第五電流源和第六電流源提供同樣數值的電流；所述電荷泵還包括場效應管，場效應管的柵極連接至第二電容，將電容的電壓轉換為所述電流信號。
8.如權利要求7所述的恒流輸出的AC-DC調節器，其中所述參考電壓調整電路包括緩沖器，原始參考電壓輸入緩沖器的輸入端，緩沖器的輸出端連接第二電阻的一端，第二電阻流過所述由電壓信號轉換而來的電流信號；第二電阻的另一端提供所述參考電壓。
9.如權利要求7所述的恒流輸出的AC-DC調節器，其中所述參考電壓調整電路包括具有第一分支和第二分支的電流鏡，第一分支上連接電流源，第二分支上連接有第三電阻，經第三電阻的一端提供流過所述由電壓信號轉換而來的電流信號的支路并且提供參考電壓。
10.如權利要求I所述的恒流輸出的AC-DC調節器，其中延遲鎖定環包括第一D觸發器和第二 D觸發器,分別以第一持續時間和第二持續時間對應的脈沖為控制時鐘；第一 D觸發器的第一輸出端和第二 D觸發器的第二輸出端分別輸入第一與門；第一 D觸發器的第二輸出端和第二 D觸發器的第一輸出端分別輸入第二與門；第一 D觸發器的第一輸出端和第二D觸發器的第一輸出端分別輸入與非門；與非門的輸出控制第一觸發器和第二觸發器的清零端；第一與門和第二與門分別提供的輸出信號構成比較結果。
11.如權利要求I所述的恒流輸出的AC-DC調節器，其中包括第四電阻，功率管的源極經第四電阻接地，功率管的漏極連接到主繞組背離輸入電壓的一端。
12.如權利要求11所述的恒流輸出的AC-DC調節器，其中包括第二比較器，第四電阻兩端的電壓是所述主繞組電流所對應的電壓，第二比較器將該電壓和參考電壓進行比較，確定第二比較結果；基于第二比較結果控制功率管的柵極使之關斷。
13.如權利要求11所述的恒流輸出的AC-DC調節器，其中包括第二RS觸發器和驅動器，第二 RS觸發器利用第二比較結果置位RS觸發器，第二 RS觸發器的/Q輸出端輸出信號給驅動器；驅動器由此控制功率管的柵極。
14.如權利要求11所述的恒流輸出的AC-DC調節器，其中還包括輔助繞組，用于和主繞組耦合；和電壓轉電流電路，用于產生第一輔助電流和第二輔助電流。
15.一種恒流輸出的AC-DC調節方法，所述方法包括對由主繞組電流耦合到的第一輔助電流進行第一積分得到第一積分增量，對由主繞組電流耦合到的第二輔助電流在和基準電流對應的第三持續時間內進行第二積分得到第二積分增量，并基于第一積分增量和第二積分增量得到預期上升到目標電流峰值的第二持續時間；對和主繞組電流上升到峰值的第一持續時間和預期上升到目標電流峰值的第二持續時間進行比較；利用比較結果調整參考電壓；當主繞組電流所對應的電壓高于參考電壓時，控制連接在變壓器主繞組側的功率管的柵極使之關斷。
全文摘要
本發明實施例涉及一種AC-DC調節器和調節方法。所述AC-DC調節器包括變壓器和連接在變壓器主繞組側的功率管；其中，當主繞組電流所對應的電壓高于參考電壓時，控制功率管的柵極使之關斷；其特征在于還包括積分器，用于對由主繞組電流耦合到的第一輔助電流進行第一積分得到第一積分增量，對由主繞組電流耦合到的第二輔助電流在基準電流對應的第三持續時間內進行第二積分得到第二積分增量，并基于第一積分增量和第二積分增量得到預期上升到目標電流峰值的第二持續時間；延遲鎖定環，對主繞組電流上升到峰值的第一持續時間和預期上升到目標電流峰值的第二持續時間進行比較；參考電壓調整電路，利用比較結果調整參考電壓。本發明實施例消除電感電流非線性誤差；并且使得所述時間差為零，消除寄生的關斷延遲誤差；實現了產品間高精度恒流輸出。
文檔編號H02M7/12GK102946204SQ201210504228
公開日2013年2月27日 申請日期2012年11月30日 優先權日2012年11月30日
發明者王才寶, 王釗 申請人:無錫中星微電子有限公司