配線基板及其制造方法以及半導體器件的制作方法

專利名稱：配線基板及其制造方法以及半導體器件的制作方法
技術領域：
本發明涉及配線基板及其制造方法以及半導體器件。更具體地 說，本發明涉及包括與半導體芯片連接的連接端子的配線基板、該配 線基板的制造方法以及半導體器件。
背景技術：
由于近來半導體芯片的小型化，已經引發了布置在配線基板上 的連接端子的安裝間距變窄(以下稱為"間距變窄化")。例如，存 在圖1所示的半導體器件作為包括具有間距變窄化的連接端子的配 線基板的半導體器件。圖1是現有技術的半導體器件的橫截面圖。圖2是現有技術的 配線基板的平面圖。參照圖l，現有技術的半導體器件100具有配線基板101和半導 體芯片102。配線基板101具有絕緣層104、 106和111、連接端子 105、導通部(via，或導通孔)107和112、導線108和113、外部連 接端子114、阻焊層115和底部填充樹脂122。絕緣層104具有穿透 絕緣層104的開口 104A。連接端子105布置在開口 104A中。連接端子105的寬度El和 E2構造為大于導通部107的直徑D1 (參見圖2)。連接端子105在 其連接半導體芯片102—側的表面105A基本上與絕緣層104的表面 104B齊平。這樣，連接端子105在其連接半導體芯片102 —側的表面105A 基本上與絕緣層104的表面104B齊平。這防止了焊料121泄漏到連 接端子105的側面。從而防止了因焊料121而引起的相鄰連接端子 105之間的短路。因此，可以以較窄的安裝間距布置連接端子105。此外，連接端子105在其連接半導體芯片102—側的表面105A基本上與絕緣層104的表面104B齊平。這可以防止布置在配線基板 101與半導體芯片102之間的底部填充樹脂122中出現空隙。因此， 可以充分保證半導體芯片102與配線基板101之間的連接強度。在絕緣層104的表面104C布置有絕緣層106。絕緣層106具有 露出連接端子105的開口 106A。在開口 106A中設置有導通部107。 導通部107與連接端子105連接。導通部107的直徑Dl可以設置為 例如50pm。在絕緣層106的表面106B上布置有導線108。導線108 與導通部107連接。在絕緣層106的表面106B布置有絕緣層111，以便覆蓋導通部 107和導線108。絕緣層111具有開口 111A。在開口 111A中設置有 導通部112。導通部112與導線108連接。在絕緣層111的表面111B上布置有導線113。導線113與導通 部112連接。在絕緣層111的表面111B上布置有外部連接端子114。 外部連接端子114與導線113連接。外部連接端子114經由導線113 與導通部112電連接。例如，外部連接端子114用于建立與例如母板 (未示出)等安裝板的連接。在絕緣層111的表面111B上布置有阻 焊層115，以便覆蓋導通部112和導線113。阻焊層115具有露出外 部連接端子114的開口 U5A。半導體芯片102具有電極片118。電極片118設置有金凸點119。 金凸點119與連接端子105接觸，并且利用焊料121固定在連接端子 105上。半導體芯片102以倒裝芯片的形式連接在連接端子105上。底部填充樹脂122布置為在配線基板101與半導體芯片102之 間填充(例如，參見未經審查的日本專利公開No. 2001-284783)。然而，對于現有技術的配線基板101來說，連接端子105的寬 度E1和E2需要設置為大于導通部107的直徑D1。因此，不利的是， 難于使連接端子105的間距變窄。發明內容本發明的示例性實施例提供了一種能夠使連接端子的間距變窄 的配線基板及其制造方法以及一種半導體器件。根據本發明的一個方面，提供一種配線基板，該配線基板包括 第一絕緣層；連接端子，其布置在所述第一絕緣層中以便從所述第一 絕緣層的第一主表面露出并與半導體芯片電連接；第二絕緣層，其布 置在所述第一絕緣層的位于所述第一主表面相反側的第二主表面上；以及導通部，其布置在所述第二絕緣層中并與所述連接端子電連接， 其中，所述導通部與所述連接端子分離，并且在所述第一絕緣層的第 二主表面上布置有用于電連接所述連接端子和所述導通部的配線圖 案。根據本發明，所述導通部與所述連接端子分離，并且在所述第 一絕緣層的第二主表面上布置有用于電連接所述連接端子和所述導 通部的配線圖案。因此，可以使所述連接端子的寬度小于所述導通部 的直徑。因而，可以使所述連接端子的間距變窄。根據本發明的另一個方面，提供一種半導體器件，該半導體器件包括配線基板、半導體芯片和底部填充樹脂，所述配線基板具有 第一絕緣層；連接端子，其布置在所述第一絕緣層中并且基本上與所 述第一絕緣層的第一主表面齊平；第二絕緣層，其布置在所述第一絕 緣層的位于所述第一主表面相反側的第二主表面上；以及導通部，其 布置在所述第二絕緣層中，所述半導體芯片以倒裝芯片的形式連接在 所述連接端子上，并且所述底部填充樹脂布置在所述半導體芯片與所 述配線基板之間，其中，所述導通部與所述連接端子分離，并且在所 述第一絕緣層的第二主表面上布置有用于電連接所述連接端子和所 述導通部的配線圖案。根據本發明，所述導通部與所述連接端子分離，并且在所述第 一絕緣層的第二主表面上布置有用于電連接所述連接端子和所述導 通部的配線圖案。因此，可以使所述連接端子的寬度小于所述導通部 的直徑。因而，可以使所述連接端子的間距變窄。根據本發明的另一個方面，提供一種制造配線基板的方法，所 述配線基板包括第一絕緣層；多個連接端子，其布置在所述第一絕 緣層中并且基本上與所述第一絕緣層的第一主表面齊平；配線圖案， 其布置在所述第一絕緣層的位于所述第一主表面相反側的第二主表面上并與所述連接端子連接；第二絕緣層，其布置在所述第一絕緣層 的第二主表面上并覆蓋所述配線圖案；以及導通部，其布置在所述第 二絕緣層中并與所述配線圖案連接，所述方法特征在于包括第一絕 緣層形成步驟，即在支撐板上形成第一絕緣層；開口形成步驟，即在 所述第一絕緣層上形成能夠安裝至少兩個或更多個所述連接端子的 開口；以及連接端子形成步驟，即在所述開口中形成所述連接端子。 根據本發明，所述方法包括開口形成步驟，即在所述第一絕緣 層上形成能夠安裝至少兩個或更多個所述連接端子的開口。因此，可 以形成以較窄的間距排列的連接端子。根據本發明，可以使所述連接端子的間距變窄。 從下面的詳細說明、附圖和權利要求書中可以清楚其它特征和 優點。


圖1是示出現有技術的半導體器件的橫截面圖； 圖2是現有技術的配線基板的平面圖；圖3是根據本發明第一實施例的半導體器件的橫截面圖；圖4是圖3所示配線基板的平面圖；圖5是圖3所示連接端子和配線圖案的平面圖；圖6是示出根據本發明第一實施例的配線基板制造步驟的(第一) 視圖；圖7是示出根據本發明第一實施例的配線基板制造步驟的(第二) 視圖；圖8是示出根據本發明第一實施例的配線基板制造步驟的(第三) 視圖；圖9是示出根據本發明第一實施例的配線基板制造步驟的(第四) 視圖；圖IO是示出根據本發明第一實施例的配線基板制造步驟的(第五) 視圖；圖11是示出根據本發明第一實施例的配線基板制造步驟的(第六) 視圖；圖12是示出根據本發明第一實施例的配線基板制造步驟的(第七) 視圖；圖13是示出根據本發明第一實施例的配線基板制造步驟的(第八) 視圖；圖14是示出根據本發明第一實施例的配線基板制造步驟的(第九) 視圖；圖15是示出根據本發明第一實施例的配線基板制造步驟的(第 十)視圖；圖16是示出根據本發明第一實施例的配線基板制造步驟的(第 十一)視圖；圖17是示出根據本發明第一實施例的配線基板制造步驟的(第 十二)視圖；圖18是圖7所示結構的平面圖； 圖19是圖9所示結構的平面圖； 圖20是圖12所示結構的平面圖；圖21是示出根據本發明第一實施例的修改例的配線基板制造步 驟的(第一)視圖；圖22是示出根據本發明第一實施例的修改例的配線基板制造步 驟的(第二)視圖；圖23是示出根據本發明第一實施例的修改例的配線基板制造步 驟的(第三)視圖；圖24是示出根據本發明第一實施例的修改例的配線基板制造步 驟的(第四)視圖；圖25是示出根據本發明第二實施例的配線基板的橫截面圖；圖26是根據本發明第二實施例的配線基板的平面圖；以及圖27是根據本發明第二實施例的半導體器件的橫截面圖。
具體實施方式
下面，參考附圖借助于實施例描述本發明。(第一實施例)圖3是根據本發明第一實施例的半導體器件的橫截面圖。 參照圖3，第一實施例的半導體器件IO包括配線基板11和半導體芯片12。配線基板11具有作為第一絕緣層的絕緣層14、連接端子 15、配線圖案16、作為第二絕緣層的絕緣層21、導通部24和31、 導通連接部25、絕緣層27、外部連接端子32和阻焊層34。 圖4是圖3所示配線基板的平面圖。絕緣層14具有穿透其自身的開口 14A。參照圖4，開口 14A形 成為這樣的形狀，即能夠安裝至少兩個或更多個連接端子15的形狀。 可以使用熱固性樹脂或感光樹脂作為絕緣層14。絕緣層14的厚度 Ml可以設置為例如1 5(im到10pm。這樣，開口 14A形成為具有這樣尺寸的形狀，即能夠安裝至少 兩個或更多個連接端子15的尺寸。因此，可以容易地在絕緣層14 中形成開口 14A。參照圖3和圖4，連接端子15安裝在開口 14A中。布置在半導 體芯片12上的金凸點37與連接端子15的表面15A接觸。在連接端 子15的表面15A上，布置有用于將金凸點37連接在連接端子15上 的焊料38。連接端子15的表面15A基本上與第一絕緣層14的頂面 14B齊平。連接端子15的寬度Wl可以設置為例如20pm。而連接端 子15的安裝間距W2可以設置為例如20|im。連接端子15的長度Ll 可以設置為例如500pm。這樣，連接端子15在其連接半導體芯片12 —側的表面15A基 本上與絕緣層14的表面14B齊平。這防止了焊料38泄漏到連接端 子15的側面。從而防止了因焊料38而引起的相鄰連接端子15之間 的短路。因此，可以以較窄的安裝間距布置連接端子15。此外，連接端子15在其連接半導體芯片12 —側的表面15A基 本上與絕緣層14的表面14B齊平。因此，可以充分保證配線基板11 與半導體芯片12之間的間隙。這可以防止在配線基板11與半導體芯 片12之間填充的底部填充樹脂39中出現空隙。配線圖案16具有配線部17和導通連接部18。配線部17布置在絕緣層14的表面14C上。配線部17與連接端子15連接。配線部17 用于建立連接端子15與導通連接部18之間的電連接。設置這種配線部17可以使導通連接部18與連接端子15在預定 位置上電連接。上述連接端子15和配線圖案16形成一體，使得配線圖案16從 開口 14A部分處的連接端子15延伸到絕緣層14的表面14C。在絕緣層14的表面14C上布置有導通連接部18。導通連接部 18與連接端子15分離。此外，導通連接部18形成為寬度比連接端 子15大的形狀。導通連接部18與配線部17連接。導通連接部18 經由配線部17與連接端子15電連接。導通部24與導通連接部18 連接。圖5是圖3所示連接端子和配線圖案的平面圖。參照圖5，導通連接部18在平面結構上呈圓形。導通連接部18 形成為寬度比導通部24的直徑Rl大的形狀。當導通部24的直徑 Rl為50pm時，導通連接部18的直徑R2可以設置為例如130pm。這樣，在絕緣層14的表面14C上布置有配線圖案16，該配線 圖案包括配線部17和導通連接部18，其中該配線部用于建立連接端 子15與導通連接部18之間的電連接，該導通連接部形成為寬度比導 通部24的直徑Rl大的形狀。這消除了在連接端子15與導通部24 之間建立直接連接的必要性。因此，可以使連接端子15的寬度Wl 和安裝間距W2變小。因此，可以以較窄的間距安裝連接端子15。參照圖3，在絕緣層14的表面14C以這樣的方式布置有絕緣層 21，即覆蓋連接端子15、導通連接部18和配線部17。絕緣層21 具有露出導通連接部18的一部分的開口 21A。可以使用熱固性樹脂 或感光樹脂作為絕緣層21。在開口 21A中設置有導通部24。導通部24與導通連接部18連 接。在絕緣層21的表面21C上布置有導通連接部25。導通連接部 25與導通部24連接。在絕緣層21的表面21C以這樣的方式布置有絕緣層27，即 覆蓋導通部24和導通連接部25的一部分。絕緣層27具有露出導通連接部25的一部分的開口 27A。可以使用熱固性樹脂或感光樹脂作 為絕緣層27。在開口 27A中設置有導通部31。導通部31與導通連接部25連 接。在絕緣層27的表面27B上布置有外部連接端子32。外部連接端 子32用于建立與例如母板等安裝板的電連接。在絕緣層27的表面 27B上以這樣的方式布置有阻焊層34，即覆蓋導通部31。半導體芯片12具有電極片36。電極片36設置有金凸點37。金 凸點37與連接端子15的頂面15A接觸。因此，金凸點37與連接端 子15電連接。此外，金凸點37的周圍用布置在連接端子15的頂面 15A上的焊料38覆蓋。換句話說，半導體芯片12以倒裝芯片的形式 連接在連接端子15上。底部填充樹脂39布置為在配線基板11與半導體芯片12之間填 充。底部填充樹脂39用于提高半導體芯片12與配線基板11之間的 連接強度，并且減小由半導體芯片12與配線基板11之間的熱膨脹差 異引起的應力。利用本實施例的半導體器件，在絕緣層14的表面14C上布置有 配線圖案16，該配線圖案包括配線部17和導通連接部18，其中該配 線部用于建立連接端子15與導通連接部18之間的電連接，該導通連 接部形成為寬度比導通部24的直徑Rl大的形狀。這消除了在連接 端子15與導通部24之間建立直接連接的必要性。因此，可以使連接 端子15的寬度Wl和安裝間距W2變小，并且可以以較窄的間距安 裝連接端子15。同時，連接端子15在其連接半導體芯片12—側的表面15A基 本上與絕緣層14的表面14B齊平。因此，焊料38將不會泄漏到連 接端子15的側面。這可以防止因焊料38而引起的相鄰連接端子15 之間的短路。因此，可以以較窄的安裝間距安裝連接端子15。此外，連接端子15在其連接半導體芯片12—側的表面15A基 本上與絕緣層14的表面14B齊平。因此，可以充分保證配線基板11 與半導體芯片12之間的間隙。這可以防止在配線基板11與半導體芯 片12之間填充的底部填充樹脂39中出現空隙。圖6至圖17是各自示出根據本發明第一實施例的配線基板制造步驟的視圖。圖18是圖7所示結構的平面圖。圖19是圖9所示結構 的平面圖。圖20是圖12所示結構的平面圖。在圖6至圖20中，與 前述配線基板11相同的構成部件指定相同的附圖標記和符號。首先，在圖6所示的步驟中，在用作支撐板的金屬板43上形成 絕緣層14 (第一絕緣層形成步驟)。例如，可以使用銅板作為金屬 板43。金屬板43的厚度M2可以設置為例如50pm到200^n。在本 實施例中，以使用金屬板43作為支撐板的情況為例進行描述。然而， 可以使用金屬箔(例如銅箔)代替金屬板43。此外， 一張金屬板43 具有多個形成配線基板11的配線基板形成區域。多個配線基板11 同時形成在一張金屬板43上。多個配線基板形成區域排列成網格狀。例如，可以使用熱固性樹脂或感光樹脂作為絕緣層14。可以使 用阻焊層作為絕緣層14。當熱固性樹脂或感光樹脂用于絕緣層14時， 可以利用印刷方法形成絕緣層14。絕緣層14的厚度M1可以設置為 例如5)im至lj 10pm。然后，在圖7所示的步驟中，在絕緣層14上形成能夠安裝至少 兩個或更多個連接端子15的開口 14A (開口形成步驟)。形成開口 14A以便露出金屬板43的頂面43A。當熱固性樹脂用于絕緣層14時， 利用例如激光形成開口 14A。當感光樹脂用于絕緣層14時，利用光 刻法形成開口 14A。如圖18所示，開口 14A是具有較大開口面積的 開口。開口 14A的寬度W3可以設置為例如500pm。而開口 14A的 長度L3可以設置為例如3mm。這樣，形成開口 14A作為用于安裝連接端子15的開口，開口 14A構造為具有能夠安裝至少兩個或更多個連接端子15的尺寸。因 此，與形成具有與一個連接端子15對應的尺寸的開口的情況相比， 可以更容易地形成開口 14A。然后，在圖8所示的步驟中，以這樣的方式形成種晶層45，艮P: 覆蓋圖7所示結構的頂面一側。然后，在種晶層45上形成具有開口 46A的阻焊膜46。例如，可以通過濺射法或無電解電鍍法形成種晶層 45。例如，可以使用銅層作為種晶層45。形成開口 46A，以便露出種晶層45的與連接端子15和配線圖案16的形成區域對應的部分。然后，在圖9所示的步驟中，在開口46A處露出的種晶層45上 形成電鍍膜47。例如，可以使用銅電鍍膜作為電鍍膜47 (圖9所示 結構的平面圖請參見圖19)。然后，在圖IO所示的步驟中，去除阻 焊膜46。然后，在圖ll所示的步驟中，去除種晶層45的沒有用電鍍膜47 覆蓋的多余部分。因此，同時形成連接端子15和配線圖案16 (連接 端子形成步驟)，其中該配線圖案包括配線部17和導通連接部18。 連接端子15和配線圖案16由種晶層45和電鍍膜47形成。連接端子 15和配線圖案16形成一體，使得配線圖案16從開口 14A部分處的 連接端子15延伸到絕緣層14的表面14C。然后，在圖12所示的步驟中，在圖11所示結構上形成具有開 口 21A的絕緣層21 (圖12所示結構的平面圖請參見圖20)。開口 21A的直徑R3小于導通連接部18的直徑R2。開口 21A的直徑R3 可以設置為例如50prn。當熱固性樹脂用于絕緣層21時，利用例如 激光形成開口21A。當感光樹脂用于絕緣層21時，利用光刻法形成 開口 21A。當開口 21A的直徑R3為50pm時，導通連接部18的直 徑R2可以設置為例如130pm。然后，在圖13所示的步驟中，利用與前述圖8至圖11所示步 驟相同的過程同時形成導通部24和導通連接部25。導通部24和導 通連接部25由種晶層和電鍍膜形成。導通部24的直徑R1基本上等 于開口 21A的直徑R3。導通部24的直徑Rl可以設置為例如50pm。然后，在圖14所示的步驟中，在圖13所示結構上形成具有開 口27A的絕緣層27。例如，可以使用熱固性樹脂或感光樹脂作為絕 緣層27。可以利用與前述圖12所示步驟相同的過程形成具有開口 27A的絕緣層27。然后，在圖15所示的步驟中，利用與前述圖8至圖11所示步 驟相同的過程同時形成導通部31和外部連接端子32。導通部31和 外部連接端子32由種晶層和電鍍膜形成。然后，在圖16所示的步驟中，以這樣的方式形成具有開口 34A的阻焊層34，即覆蓋圖15所示結構的頂面一側。以這樣的方式形
成開口34A， S口露出外部連接端子32。
然后，在圖17所示的步驟中，去除作為支撐板的金屬板43 (金
屬板去除步驟)。然后，切割位于配線基板形成區域之間的絕緣層
14、 21和27，以便使配線基板11成為單件。因此，制成了多個配線 基板11。順便提及，在圖17中僅僅示出了一個配線基板11。當使用 銅箔或銅板作為金屬板43時，可以通過濕法蝕刻去除金屬板43。在 本步驟中，也可以以這樣的方式去除金屬板43，即使金屬板43保 留為芯片安裝部分周圍的框架式結構。
利用本實施例的配線基板的制造方法，在絕緣層14中形成能夠 安裝至少兩個或更多個連接端子15的幵口 14A。因此，與在絕緣層 14中形成各自呈與一個連接端子15的形狀對應的較小形狀的開口的 情況相比，可以更容易地形成開口 14A。這可以降低配線基板11的 制造成本。
圖21至圖24各自是示出根據本發明第一實施例的修改例的配 線基板制造步驟的視圖。
首先，在圖21所示的步驟中，在用作支撐板的金屬板43上形 成金屬層51。金屬層51由能夠抵抗用于去除金屬板43的蝕刻劑的 蝕刻作用的金屬形成。當形成金屬板43、種晶層45和電鍍膜47的 金屬是銅時，可以使用例如鎳作為金屬層51的材料。金屬層51的厚 度M3可以設置為例如5pm。
然后，在圖22所示的步驟中，利用與前述圖6至圖16所示步 驟相同的過程在金屬層51上形成與配線基板11對應的結構。
然后，在圖23所示的步驟中，通過濕法蝕刻去除金屬板43。使 用金屬層51能夠抵抗其蝕刻作用的蝕刻劑(能夠使金屬層51用作蝕 刻阻止層的蝕刻劑)作為用于濕法蝕刻的蝕刻劑。
這樣，在金屬板43與連接端子15之間形成能夠抵抗用于去除 金屬板43的蝕刻劑的蝕刻作用的金屬層51。這可以防止在去除金屬 板43時蝕刻連接端子15。
然后，在圖24所示的步驟中，通過濕法蝕刻去除金屬層51。從而制成配線基板ll。同時，使用連接端子15能夠抵抗其蝕刻作用的 蝕刻劑作為用于去除金屬層51的蝕刻劑。
這樣，利用連接端子15能夠抵抗其蝕刻作用的蝕刻劑去除金屬
層51。這可以防止連接端子15被蝕刻劑蝕刻。
利用根據本實施例的修改例的配線基板制造方法，在金屬板43 與連接端子15之間形成能夠抵抗用于去除金屬板43的蝕刻劑的蝕刻 作用的金屬層51。這可以防止連接端子15在金屬板43的去除步驟 中被蝕刻。 '
此外，使用連接端子15能夠抵抗其蝕刻作用的蝕刻劑去除金屬 層51。這可以防止在蝕刻金屬層51時蝕刻連接端子15。
(第二實施例)
圖25是根據本發明第二實施例的配線基板的橫截面圖。圖26 是根據本發明第二實施例的配線基板的平面圖。
參照圖25，第二實施例的配線基板60具有絕緣層61和68、連 接端子62、導線63和65以及外部連接端子64和66。
參照圖25和圖26，絕緣層61具有開口 69A至69C。開口 69A 形成為這樣的形狀，即能夠安裝至少兩個或更多個連接端子62的形 狀。開口 69B布置在開口 69A的外側，并且以這樣的方式形成有多 個開口 69B，即圍繞開口 69A的形成區域。開口69C設置在開口 69B的外側，并且以這樣的方式形成有多個開口 69C， S卩圍繞開口 69B。例如，可以使用熱固性樹脂或感光樹脂作為絕緣層61。絕緣層 61的厚度M4可以設置為例如5pm到lO(im。
連接端子62安裝在開口 69A中。半導體芯片(未示出)連接在 連接端子62的表面62A上。連接端子62的表面62A基本上與絕緣 層61的表面61B齊平。連接端子62的寬度W4可以設置為例如20[im。 而連接端子62的安裝間距W5可以設置為例如20pm。連接端子62 的長度L2可以設置為例如500nm。
這樣，連接端子62在其連接半導體芯片一側的表面62A基本上 與絕緣層61的表面61B齊平。因此，例如當半導體芯片以倒裝芯片的形式連接在連接端子62上時，焊料將不會泄漏到連接端子62的側
面。這防止了因焊料而引起的相鄰連接端子62之間的短路。因此， 可以以較窄的安裝間距布置連接端子62。
此外，連接端子62在其連接半導體芯片一側的表面62A基本上 與絕緣層61的表面61B齊平。因此，例如當半導體芯片以倒裝芯片 的形式連接在連接端子62上時，可以保證配線基板60與半導體芯片 之間的足夠間隙。因而，可以防止在配線基板60與半導體芯片之間 填充的底部填充樹脂中出現空隙。
在絕緣層61的表面61A上布置有導線63。導線63的一個端部 連接在連接端子62上，并且導線63的另一個端部電連接在外部連接 端子64上。
在開口 69B中布置有外部連接端子64。外部連接端子64用于 建立與例如母板等安裝板的電連接。外部連接端子64經由導線63 與連接端子62電連接。外部連接端子64的表面64A基本上與絕緣 層61的表面61B齊平。換句話說，外部連接端子64布置在與連接 端子62相同的平面上。
在絕緣層61的表面61A上布置有導線65。導線65的一個端部 連接在連接端子62上，并且導線65的另一個端部電連接在外部連接 端子66上。
在開口 69C中布置有外部連接端子66。外部連接端子66用于 建立與例如母板等安裝板的電連接。外部連接端子66經由導線65 與連接端子62電連接。外部連接端子66的表面66A基本上與絕緣 層61的表面61B齊平。換句話說，外部連接端子66布置在與連接 端子62相同的平面上。
這樣，連接端子62與外部連接端子64和66都布置在相同的平 面上。另外，連接端子62與外部連接端子64通過布置在絕緣層61 的表面61A上的導線63電連接。同時，連接端子62與外部連接端 子66通過布置在絕緣層61的表面61A上的導線65電連接。因此， 不需要用于建立外部連接端子64和66與連接端子62之間的電連接 的導通部。因此，可以使連接端子62的寬度W4和安裝間距W5變小。因此，可以以較窄的間距安裝連接端子62。
同時，連接端子62在其連接半導體芯片一側的表面62A基本上 與絕緣層61的表面61B齊平。因此，當半導體芯片以倒裝芯片的形 式連接在連接端子62上時，焊料將不會泄漏到連接端子62的側面。 這防止了因焊料而引起的相鄰連接端子62之間的短路。因此，可以 以較窄的安裝間距布置連接端子62。
此外，連接端子62在其連接半導體芯片一側的表面62A基本上 與絕緣層61的表面61B齊平。因此，當半導體芯片以倒裝芯片的形 式連接在連接端子62上時，可以保證配線基板60與半導體芯片之間 的足夠間隙。因而，可以防止在配線基板60與半導體芯片之間填充 的底部填充樹脂中出現空隙。
在絕緣層61的表面61A —側以這樣的方式布置有絕緣層68， 即覆蓋連接端子62、導線63和65以及外部連接端子64和66。絕 緣層68執行用于加強配線基板60的強度的加強板的功能。例如，可 以使用包含例如玻璃纖維織物等加強材料的樹脂作為絕緣層68。具 體來說，例如可以使用預浸漬樹脂作為絕緣層68。絕緣層68的厚度 M5可以設置為例如50nm到200)im。
利用本實施例的配線基板，連接端子62與外部連接端子64和 66布置在相同的平面上。另外，連接端子62與外部連接端子64通 過布置在絕緣層61的表面61A上的導線63電連接。同時，連接端 子62與外部連接端子66通過布置在絕緣層61的表面61A上的導線 65電連接。因此，不需要用于建立外部連接端子64和66與連接端 子62之間的電連接的導通部。因此，可以使連接端子62的寬度W4 和安裝間距W5變小。從而可以以較窄的間距安裝連接端子62。
圖27是根據本發明第二實施例的半導體器件的橫截面圖。在圖 27中，與第一實施例的半導體器件IO相同的構成部件指定相同的附 圖標記和符號。
參照圖27，第二實施例的半導體器件75具有配線基板60、半 導體芯片12以及焊球76和77。半導體芯片12以倒裝芯片的形式連 接在連接端子62上。焊球76布置在外部連接端子64上。焊球77布置在外部連接端子66上。外部連接端子64和66分別經由焊球76 和77與母板(未示出)電連接。
到此為止，詳細地描述了本發明的優選實施例。然而，本發明 不限于這些具體實施例，并且本發明可以在所附權利要求書中所描述 的本發明保護范圍之內進行各種修改/變化。
本發明可適用于包括與半導體芯片電連接的連接端子的配線基 板及其制造方法以及半導體器件。
本申請要求2006年8月1日提交的日本專利申請No. 2006-209845的優先權。該申請的全部內容通過引用的方式并入本文。
權利要求
1. 一種配線基板，包括第一絕緣層；連接端子，其布置在所述第一絕緣層中，以便從所述第一絕緣層的第一主表面露出并與半導體芯片電連接；第二絕緣層，其布置在所述第一絕緣層的位于所述第一主表面相反側的第二主表面上；導通部，其布置在所述第二絕緣層中并與所述連接端子分離；以及配線圖案，其布置在所述第一絕緣層的所述第二主表面上并電連接所述連接端子和所述導通部。
2. 根據權利要求1所述的配線基板，其中，所述配線圖案具有導通連接部，所述導通連接部形成為寬度比 所述連接端子的寬度大的形狀。
3. 根據權利要求1或2所述的配線基板，其中， 所述連接端子布置在所述第一絕緣層中形成的開口中，并且 所述連接端子與所述配線圖案形成一體，使得所述配線圖案從所述開口處的所述連接端子延伸到所述第一絕緣層的所述第二主表 面。
4. 根據權利要求3所述的配線基板，其中， 在所述第一絕緣層中形成的開口中形成有多個所述連接端子。
5. 根據權利要求1或2所述的配線基板，其中， 所述連接端子在其連接所述半導體芯片一側的表面基本上與所述第一絕緣層的第一主表面齊平。
6. —種半導體器件，包括 配線基板，所述配線基板具有第一絕緣層；連接端子，其布置在所述第一絕緣層中并且基本上與所述 第一絕緣層的第一主表面齊平；第二絕緣層，其布置在所述第一絕緣層的位于所述第一主 表面相反側的第二主表面上；導通部，其布置在所述第二絕緣層中并與所述連接端子分離；以及配線圖案，其布置在所述第一絕緣層的所述第二主表面上 并電連接所述連接端子和所述導通部；半導體芯片，其以倒裝芯片的形式連接在所述連接端子上；以及底部填充樹脂，其布置在所述半導體芯片與所述配線基板之間。
7. 根據權利要求6所述的半導體器件，其中， 所述配線圖案具有導通連接部，所述導通連接部形成為寬度比所述連接端子的寬度大的形狀。
8. —種制造配線基板的方法，所述方法包括以下步驟 在支撐板上形成第一絕緣層； 在所述第一絕緣層中形成開口；一體形成連接端子和配線圖案，使得所述連接端子布置在所述 第一絕緣層中形成的所述開口中，并且所述配線圖案從所述開口處的 所述連接端子延伸到所述第一絕緣層的第二主表面，所述第二主表面 位于設置所述支撐板的第一主表面的相反側；在所述第一絕緣層的所述第二主表面上形成第二絕緣層；以及 在所述第二絕緣層中形成導通部，使得所述導通部與所述連接 端子分離，并且所述導通部經由所述配線圖案與所述連接端子電連 接。
9. 根據權利要求8所述的制造配線基板的方法，其中， 在所述形成連接端子和配線圖案的步驟中，在所述第一絕緣層中形成的所述開口中形成多個所述連接端子。
10. 根據權利要求8所述的制造配線基板的方法，還包括以下步驟去除所述支撐板。
全文摘要
本發明公開一種配線基板，所述配線基板包括第一絕緣層、連接端子、第二絕緣層、導通部和配線圖案。所述連接端子布置在所述第一絕緣層中，以便從所述第一絕緣層的第一主表面露出并與半導體芯片電連接。所述第二絕緣層布置在所述第一絕緣層的位于所述第一主表面相反側的第二主表面上。所述導通部布置在所述第二絕緣層中并與所述連接端子電連接。所述導通部與所述連接端子分離。所述配線圖案布置在所述第一絕緣層的第二主表面上并電連接所述連接端子和所述導通部。
文檔編號H05K1/18GK101222818SQ200710129659
公開日2008年7月16日 申請日期2007年8月1日 優先權日2006年8月1日
發明者中村順一 申請人:新光電氣工業株式會社