系統與已校正裝置的制造方法
【技術領域】
[0001]本發明關于一產品測試/校正系統以及用以執行一產品測試/校正的一已校正裝置，特別是一種低成本產品測試/校正系統以及一低成本已校正裝置，用以執行一產品測試/校正。
【背景技術】
[0002]半導體裝置以晶圓形式制造，其內包括成千上萬的半導體組件。晶圓被切割為芯片并且被封裝成為集成電路(Integrated Circuit，1C)。通過將日益增多的數字和模擬電路整合入一單一芯片而實現集成電路。
[0003]因為射頻集成電路的測試復雜度逐漸增加，在晶圓層測試或最終測試時辨識“好的”和“壞的”集成電路已經成為具有高挑戰性的議題。此外，最終測試后，合格的芯片與一些外部組件將被進一步組裝成各式各樣電子產品。電子產品制造商必須進一步將電子產品進行產品測試，以確保電子產品的所有組件均可正常運作且具備合格的效能。
[0004]于傳統的方法中，需要一個專屬的測試儀器用以測試一個實施專屬規格或技術的電子產品。專屬的測試儀器通常十分昂貴。當電子產品可支持多種不同規格或技術時，測試成本將巨幅增加。
[0005]為了解決此問題，以下提出一種低成本產品測試/校正系統。
【發明內容】
[0006]本發明提出一種已校正裝置，因應一測試項目的一控制信號傳送或接收一測試信號至或自一待測物，用以測試、測量或校正待測物的一內部組件的運作或效能，包括一芯片以及至少一外部組件。芯片包括一模擬信號處理電路與一基頻信號處理電路的至少一者以及一內存裝置。內存裝置耦接至該模擬信號處理電路與該基頻信號處理電路的至少一者。外部組件，配置于該芯片外部，處理接收到的測試信號并且傳送處理過的信號至芯片作為產生測試結果之用，或自芯片接收一信號并且處理信號以產生即將被傳送至待測物的測試信號。外部組件以及/或芯片已被校正過。
[0007]本發明更提出一種系統，包括一待測物以及一已校正裝置。已校正裝置，耦接至待測物，因應一測試項目的一控制信號傳送或接收一測試信號至或自待測物，以測試、測量或校正待測物的一內部組件之運作或效能。
【附圖說明】
[0008]圖1A顯示根據本發明的一實施例所述的一低成本產品測試/校正系統方塊圖。
[0009]圖1B顯示根據本發明的另一實施例所述的一低成本產品測試/校正系統方塊圖。
[0010]圖1C顯示根據本發明的又另一實施例所述的一低成本產品測試/校正系統方塊圖。
[0011]圖2A顯示根據本發明的又另一實施例所述的一低成本產品測試/校正系統方塊圖。
[0012]圖2B顯示根據本發明的又另一實施例所述的一低成本產品測試/校正系統方塊圖。
[0013]圖2C顯示根據本發明的又另一實施例所述的一低成本產品測試/校正系統方塊圖。
[0014]圖3A顯示根據本發明的又另一實施例所述的一低成本產品測試/校正系統方塊圖。
[0015]圖3B顯示根據本發明的又另一實施例所述的一低成本產品測試/校正系統方塊圖。
[0016]圖3C顯示根據本發明的又另一實施例所述的一低成本產品測試/校正系統方塊圖。
[0017]圖4A顯示根據本發明的又另一實施例所述的一低成本產品測試/校正系統方塊圖。
[0018]圖4B顯示根據本發明的又另一實施例所述的一低成本產品測試/校正系統方塊圖。
[0019]圖4C顯示根據本發明的又另一實施例所述的一低成本產品測試/校正系統方塊圖。
[0020]圖5顯示根據本發明的一實施例所述的一待測物范例方塊圖。
[0021]圖6A顯示根據本發明的一實施例所述的一已校正裝置范例方塊圖。
[0022]圖6B顯示根據本發明的另一實施例所述的一已校正裝置范例方塊圖。
[0023]圖6C顯示根據本發明的又另一實施例所述的一已校正裝置范例方塊圖。
[0024]圖7A顯示根據本發明的又另一實施例所述的一已校正裝置范例方塊圖。
[0025]圖7B顯示根據本發明的又另一實施例所述的一已校正裝置范例方塊圖。
[0026]圖7C顯示根據本發明的又另一實施例所述的一已校正裝置范例方塊圖。
[0027]圖8A顯示根據本發明的又另一實施例所述的一已校正裝置范例方塊圖。
[0028]圖SB顯示根據本發明的又另一實施例所述的一已校正裝置范例方塊圖。
[0029]圖SC顯示根據本發明的又另一實施例所述的一已校正裝置范例方塊圖。
[0030]圖9顯示根據本發明的一實施例所述的用以校正一電子裝置以產生已校正裝置之一校正系統范例。
[0031]圖中，
[0032]50、60、70、80?印刷電路板；
[0033]51?芯片組；
[0034]52?外部組件電路；
[0035]53?內存裝置；
[0036]54?處理單元；
[0037]61A、61B、61C、71A、71B、71C、81A、81B、81C ?芯片；
[0038]62、72、82?外部組件電路；
[0039]63,73?模擬信號處理電路；
[0040]64、84?基頻信號處理電路；
[0041]65、75、85?內存裝置；
[0042]66、66-l、66-2、66-n、76、76-l、76-2、76-n、86、86-l、86-2、86-n ?分析器；
[0043]100A、100B、100C、200A、200B、200C、300A、300B、300C、400A、400B、400C ?系統；
[0044]110A、110B、110C、210A、210B、210C、310A、310B、310C、410A、410B、410C、510 ?待測物；
[0045]120A、120B、120C、220A、220B、220C、320A、320B、320C、420A、420B、420C、620、720、820?已校正裝置；
[0046]130A、130B、130C、230A、230B、230C、430A、430B、430C、970 ?計算裝置；
[0047]140C、240C、340C、440C?可編程增益控制器；
[0048]900?校正系統；
[0049]950?信號產生器；
[0050]960?未校正裝置。
【具體實施方式】
[0051]為使本發明的上述和其他目的、特征和優點能更明顯易懂，下文特舉出較佳實施例，并配合圖式，作詳細說明
[0052]圖1A顯示根據本發明的一實施例所述的一低成本產品測試/校正系統方塊圖。根據本發明的一實施例，測試/校正系統100A可包括一待測物110A、一已校正裝置120A，其為包含一或多個已完成校正的內部組件的一已校正電子裝置，以及一計算裝置130A。待測物IlOA可為一電子裝置或一可攜式電子裝置，例如一移動電話、一存取點等。已校正裝置120A可為一電子裝置或一可攜式電子裝置，例如一行動裝置(例如，電話、平板或穿戴式裝置)、一存取點、一測試板(例如，場效可編程邏輯門陣列(Field-programmable gatearray，縮寫為 FPGA)、外部連結標準(Peripheral Component Interconnect，縮寫為 PCI)開發卡、網絡卡)等。計算裝置130A可為個人計算機、膝上型計算機、平板計算機等。計算裝置130A可通過至少一控制總線以及至少一數據總線耦接至待測物IlOA以及已校正裝置120A，通過控制總線傳送/接收一或多個控制信號，并且通過數據總線傳送/接收數據。此夕卜，于此實施例中，待測物IlOA可通過電子連接器耦接至已校正裝置120A，其中電子連接器可以是例如，射頻電纜線或RCA連接器。
[0053]根據本發明一實施例，計算裝置130A可傳送一或多個控制信號至待測物IlOA以及/或已校正裝置120A，以控制用以測試待測物IlOA的內部組件的運作或效能的一測試項目的測試流程。舉例而言，測試待測物IlOA的內部組件是否正常運作、或測試內部組件是否具備合格的效能。值得注意的是，于此，測試項目的測試流程也可代表測試項目的一測量流程或校正流程。舉例而言，用以測量待測物IlOA的傳送效能以及/或接收效能、或校正待測物IlOA的功能。因此，于本文中“測試流程”一詞可代表一測試流程、一測量流程以及一校正流程，而“測試項目” 一詞可代表一測試項目、一測量項目以及一校正項目。
[0054]于接收到控制信號后，取決于待測物IlOA的哪個組件要被測試，待測物IlOA可準備傳送或接收一或多個測試信號至或自已校正裝置120A，用以完成測試項目的測試流程。同樣地，于接收到控制信號后，取決于待測物IlOA的哪個組件要被測試，已校正裝置120A可準備傳送或接收一或多個測試信號至或自待測物110A，用以完成測試項目的測試流程。值得注意的是，于本發明實施例中，所述的一或多個測試信號可以是模擬信號或數字信號。
[0055]此外，根據本發明一實施例，已校正裝置120A可進一步處理自待測物IlOA接收到的測試信號，以取得測試項目所對應的測試數據或測試圖樣。已校正裝置120A可進一步分析取得的測試資料或測試圖樣，以得到此測試項目相關的測試結果，或者，將取得的測試數據