裝置620可包括配置于印刷電路板60上的至少一芯片61A與一外部組件電路62。根據本發明的一實施例，芯片6IA可為數字芯片、模擬芯片、或芯片上系統(SoC)，并且可依循特定的標準(例如上述特定的行動通訊標準、GPS通訊標準、WiFi通訊標準等)提供通訊服務。芯片61A可包括模擬信號處理電路63 (例如，射頻信號處理電路)、基頻信號處理電路64以及內存裝置65。外部組件電路62可包括一或多個配置于芯片61A外的外部組件，例如外部射頻組件和/或模擬組件。
[0077]如上述，于本發明實施例中，待測物可因應一控制信號產生測試圖樣或測試數據，并且傳送包含測試數據或圖樣的一或多個測試信號至已校正裝置。測試信號可以是模擬或數字信號。已校正裝置可因應一控制信號接收測試信號，并且處理測試信號，以進一步取得該測試圖樣或測試資料。
[0078]另一方面，于本發明的實施例中，已校正裝置也可因應一控制信號產生測試圖樣或測試數據，并且傳送包含測試數據或圖樣的一或多個測試信號至待測物。測試信號可以是模擬或數字信號。待測物可因應一控制信號接收測試信號，并且進一步處理或分析接收至_測試信號，以取得該測試圖樣、測試資料或測試結果。
[0079]更具體的說，根據本發明D —實施例，外部組件電路62可處理接收到的測試信號，以作為產生測試結果之用，或自芯片61A接收一測試數據或測試圖樣，并且處理測試資料或圖樣以產生即將被傳送至待測物的測試信號。根據本發明的一實施例，包含于外部組件電路62的外部組件可處理一或多個接收自待測物的測試信號，以產生一或多個提供給后級的模擬信號處理電路63的射頻信號，或者自模擬信號處理電路63接收一或多個射頻信號，并且處理射頻信號以產生一或多個即將被傳送至待測物的測試信號。根據本發明的一實施例，包含于外部組件電路62的外部組件可以是用于信號處理的模擬電路，例如一功率放大器、一濾波器、一平衡不平衡轉換器、一雙工器等。值得注意的是，于本發明的一些實施例中，取決于系統的需求或系統配置，外部組件電路62也可產生一或多個中頻信號或低頻信號提供給后級的模擬信號處理電路63，而非限定于產生射頻信號，或者自模擬信號處理電路63接收一或多個中頻或低頻信號，并且處理中頻或低頻信號以產生一或多個即將被傳送至待測物的測試信號。
[0080]模擬信號處理電路63可處理接收自外部組件電路62的該一或多個射頻信號，并且可執行降頻轉換，以產生一或多個基頻信號，或者自基頻信號處理電路64接收即將被傳送至待測物的一或多個基頻信號，對基頻信號執行升頻轉換以產生一或多個射頻信號，并且于提供給外部組件電路62前進一步處理射頻信號。根據本發明的一實施例，模擬信號處理電路63可包括多個用以執行頻率轉換以及射頻信號處理的硬件裝置。例如，模擬信號處理電路63可包括用以將基頻信號與震蕩于所需射頻的一載波相乘的一混頻器。值得注意的是，于本發明的一些實施例中，取決于系統的需求或系統配置，模擬信號處理電路63也可執行中頻轉換或低頻轉換，而非限定射頻轉換。
[0081]基頻信號處理電路64可處理接收自模擬信號處理電路63的一或多個基頻信號，或者可產生即將被傳送至待測物的一測試圖樣或測試資料，并且可于提供給模擬信號處理電路63之前，進一步處理包含測試圖樣或測試數據的基頻信號。根據本發明的一實施例，基頻信號處理電路64可包括多個用以執行基頻信號處理的裝置。基頻信號處理可包括模擬至數字轉換(ADC)/數字至模擬轉換(DAC)、增益調整、調變/解調變、編碼/譯碼等。
[0082]根據本發明的一實施例，測試圖樣或測試數據可由接收到的測試信號、射頻/中頻/低頻信號、或基頻信號中取得或擷取出來。測試圖樣或測試數據可被儲存于內存裝置65，并且可由已校正裝置分析，以取得此測試項目的一測試結果，或者被儲存于內存裝置65并且傳送至計算裝置(例如，130A-130C、230A-230C、430A-430C)，由計算裝置進行分析以取得此測試項目的一測試結果。
[0083]值得注意的是，于本發明的一些實施例中，基頻信號處理電路64可包括一處理單元，并且于本發明的一些實施例中，處理單元可為配置于基頻信號處理電路64外部的獨立裝置，而本發明并不限于任一種實施方式。
[0084]值得注意的是，圖6A中所示的已校正裝置620所包含的組件僅用以說明，而非用以限定本發明的范圍。如同孰悉此技藝者可理解，已校正裝置可以是任何電子裝置或電子產品，并且可包含一或多個與圖6A所示的相同或不同的組件。因此，本發明并不限于任一種特定實施方式。
[0085]此外，值得注意的是，本領域技術人員應知，圖5所示的待測物510的芯片組51內所包含的芯片也可包含一對應的模擬信號處理電路、基頻信號處理電路、處理單元以及/或內存裝置，并且各組件可以類似于上述實施例中的方式運作或操作，以執行對應的信號處理。因此，詳細說明于此不再贅述。
[0086]圖6B顯示根據本發明的另一實施例所述的一已校正裝置范例方塊圖。圖6B中的大部分組件與圖6A相似，相關說明可參考圖6A的介紹并于此不再贅述。于此實施例中，已校正裝置620的芯片61B可更包括一分析器66，用以分析測試圖樣或測試資料，以取得對應于一測試項目的一測試結果。根據本發明的一實施例，分析器66可由硬件裝置或軟件模塊實施，而本發明并不限于任一種實施方式。
[0087]圖6C顯示根據本發明的又另一實施例所述的一已校正裝置范例方塊圖。圖6C中的大部分組件與圖6A相似，相關說明可參考圖6A的介紹并于此不再贅述。于此實施例中，已校正裝置620的芯片61C可更包括多個分析器66_1、66_2…66-n，其中η為一正整數。根據本發明的一實施例，分析器66-1、66_2...66-n可同時分析測試數據。根據本發明之另一實施例，各分析器可被設計為用以分析測試圖樣或測試數據，以取得對應于一測試項目的一測試結果。例如，分析器66-1可被設計來分析對應于第一測試項目的測試圖樣或測試資料，以取得第一測試項目的測試結果；分析器66-2可被設計來分析對應于第二測試項目的測試圖樣或測試資料，以取得第二測試項目的測試結果；以此類推。
[0088]根據本發明的一實施例，分析器66_1、66_2...66-n可由硬件裝置或軟件模塊實施，而本發明并不限于任一種實施方式。此外，根據本發明的一實施例，分析器66-1、66-2...66-n可分別為不同的測試項目同時進行測試圖樣或測試數據的分析。由于分析器可于時間軸上平行運作，測試速率可大幅改善。
[0089]圖7A顯示根據本發明的又另一實施例所述的一已校正裝置范例方塊圖。圖7A中的大部分組件與圖6A相似，相關說明可參考圖6A的介紹并于此不再贅述。于此實施例中，芯片7IA可包含模擬信號處理電路73與內存裝置75。
[0090]于此實施例中，基頻信號處理并不限于被實施于已校正裝置內，而是可由配置于已校正裝置外部之裝置(例如，模擬至數字轉換器結合軟件)實施。外部組件電路可處理接收自待測物的一或多個測試信號，以產生一或多個射頻信號，提供給后級的模擬信號處理電路73，或者自模擬信號處理電路73接收一或多個射頻信號，并且處理射頻信號以產生一或多個即將被傳送至待測物的測試信號。射頻信號可被儲存于內存裝置75內，也可被傳送至計算裝置。值得注意的是，于本發明的一些實施例中，取決于系統的需求或系統配置，模擬信號處理電路73也可執行中頻轉換或低頻轉換，而非射頻轉換。
[0091]圖7B顯示根據本發明的又另一實施例所述的一已校正裝置范例方塊圖。圖7B中的大部分組件與圖6B與圖7A相似，相關說明可參考圖6B與圖7A的介紹并于此不再贅述。于此實施例中，芯片7IB可包含模擬信號處理電路73、內存裝置75與分析器76。
[0092]圖7C顯示根據本發明的又另一實施例所述的一已校正裝置范例方塊圖。圖7C中的大部分組件與圖6C與圖7A相似，相關說明可參考圖6C與圖7A的介紹并于此不再贅述。于此實施例中，芯片71C可包括模擬信號處理電路73、內存裝置75與可同時分析測試數據之多個分析器76_1、76_2...76_n，其中η為一正整數。
[0093]圖8A顯示根據本發明的又另一實施例所述的一已校正裝置范例方塊圖。圖8A中的大部分組件與圖6A相似，相關說明可參考圖6A的介紹并于此不再贅述。于此實施例中，芯片81A可包括耦接至外部組件電路82之一基頻信號處理電路84與一內存裝置85。
[0094]于此實施例中，測試信號可具有數字格式(例如，取得自邏輯分析儀的探針(Mictor probes))，外部組件電路可為阻抗匹配電路，并且可處理接收自待測物的一或多個測試信號，以產生一或多個基頻信號，以提供給后級的基頻信號處理電路84，或者可自基頻信號處理電路84接收一或多個基頻信號，并且處理基頻信號以產生即將被傳送至待測物的一或多個測試信號。基頻信號可被儲存于內存裝置85，并且也可被傳送至計算裝置。
[0095]值得注意的是，于其他實施例中，外部組件電路也可處理接收自待測物的一或多個測試信號，以產生一或多個處理過的信號，并且將處理過的信號儲存于內存裝置85，或者自內存裝置85接收測試數據或圖樣，并且處理測試資料或圖樣，以產生即將被傳送至待測物的一或多個測試信號。處理過的信號可被儲存于內存裝置85，并且也可被傳送至計算裝置。
[0096]圖8B顯示根據本發明的又另一實施例所述的一已校正裝置范例方塊圖。圖8B中的大部分組件與圖6B與圖