Rom器件及其制造方法

專利名稱：Rom器件及其制造方法
技術領域：
本發明涉及半導體制造技術領域，更具體地說，涉及一種ROM器件及其制造方法。
背景技術：
可編程R0M(只讀存儲器，Read-Only Memory)，又被稱為MASKR0M，其內容可以由用戶自己定制，然后通過集成電路制造過程中的掩模工藝來實現用戶需要的ROM編程。FLATCELL R0M(平板型ROM)因其制造工藝簡單、面積小和集成度高而被廣泛運用于MASKR0M的制造中。參見圖1，圖I為本發明實施例所提供的FLAT CELL ROM器件的物理結構俯視圖，圖中示出了摻雜埋層10 (作為flat cell的源/漏)、柵極線11，該ROM器件中，每一列的flat cell公用相同的源/漏，每一排的flat cell公用相同的柵極線，flat cell之間采用PN結反型隔離。 目前按flat cell工藝生產出來的ROM器件的特征尺寸(CD)可以達到0. 35 μ m，但很難實現CD的進一步減小。這是由于CD的進一步減小，即表明摻雜埋層(包括N型摻雜和P型摻雜，分別簡稱BN和BP)的間距進一步減小，這將導致埋層區電阻的增大，而埋層區電阻的增大將直接影響ROM器件的運行速度，進而影響產品的性能。因此，減小CD和減小埋層區電阻(使ROM器件的運行速度不受影響)兩者之間存在著一定的矛盾，從而限制了 FLAT CELLR0M器件向更小尺寸的方向發展。為了使ROM器件的⑶進一步減小，但又要保證ROM器件的運行速度不受影響，必須解決埋層區電阻過大的問題。

發明內容
有鑒于此，本發明提供一種ROM器件及其制造方法，該方法能夠有效地降低埋層區電阻，進而可使ROM器件的CD進一步減小，且不影響ROM器件的運行速度。為實現上述目的，本發明提供如下技術方案一種ROM器件制造方法，該方法包括提供基底；在所述基底內形成埋層區；在具有埋層區的基底上形成柵極；在所述基底的埋層區上形成金屬硅化物。優選的，上述方法中，在所述基底內形成埋層區采用涂源擴散方式。優選的，上述方法中，在涂源擴散工藝過程中，摻雜離子的劑量為I X 1015 5X1015cm-3，擴散溫度為850 1050°C，擴散時間為15 60min。優選的，上述方法中，在所述基底內形成埋層區之后，在具有埋層區的基底上形成柵極之前，還包括在所述基底內相鄰埋層區之間形成增強隔離區。
優選的，上述方法中，在具有埋層區的基底上形成柵極之后，在所述基底的埋層區上形成金屬硅化物之前，還包括在所述基底的增強隔離區除去柵極以外的區域上形成氧化層。優選的，上述方法中，在所述基底的增強隔離區除去柵極以外的區域上形成氧化層采用極性氧化方式。優選的，上述方法中，在所述極性氧化工藝過程中，氧化溫度為800°C。優選的，上述方法中，在所述基底的埋層區上形成的金屬硅化物為硅化鈷。本發明還提供了一種ROM器件，該ROM器件包括基底； 位于基底內的埋層區；位于具有埋層區的基底上的柵極；位于所述基底埋層區上的金屬硅化物。優選的，上述ROM器件還包括位于所述基底內相鄰埋層區之間的增強隔離區；所述柵極位于所述基底的增強隔離區之上。從上述技術方案可以看出，本發明所提供的ROM器件制造方法包括提供基底；在所述基底內形成埋層區；在具有埋層區的基底上形成柵極；在所述基底的埋層區上形成金屬硅化物。該方法中由于在基底的埋層區上形成了金屬硅化物，所述金屬硅化物能有效地降低埋層區的(寄生串聯)電阻，所述埋層區電阻的降低有利于ROM器件CD的進一步減小，且不致使ROM器件的運行速度受到影響，因此，利用本發明所提供的ROM器件制造方法可制造出CD在O. 35 μ m以下(例如O. 18 μ m)的FLAT CELL ROM器件。


為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。圖I為本發明實施例所提供的FLAT CELL ROM器件的物理結構俯視圖；圖2為本發明實施例所提供的一種ROM器件制造方法的流程示意圖；圖3 圖8為本發明實施例所提供的ROM器件制造方法中的剖面結構示意圖。
具體實施例方式為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節以便于充分理解本發明，但是本發明還可以采用其他不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施例的限制。其次，本發明結合示意圖進行詳細描述，在詳述本發明實施例時，為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本發明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。
在本發明的其中一個方面，提供一種ROM器件制造方法，該方法包括提供基底；在所述基底內形成埋層區；在具有埋層區的基底上形成柵極；在所述基底的埋層區上形成金屬硅化物。所述埋層區的形成，其目的主要是為后續形成源/漏做準備；所形成的柵極位于基底上相鄰埋層區之間的區域上；在所述基底的埋層區上形成金屬硅化物，所述金屬硅化物能有效地降低埋層區的寄生電阻，所述埋層區寄生電阻得到降低，可利于ROM器件向更小尺寸的方向發展。因此，按照本發明所提供的ROM器件制造方法，按flat cell工藝過程可生產出⑶在O. 35 μ m以下(例如O. 18 μ m)的ROM器件。下面結合附圖和實施例對本發明所提供的ROM器件及其制造方法進行詳細描述。實施例一參考圖2，圖2為本發明實施例所提供的一種ROM器件制造方法的流程示意圖，該方法具體包括如下步驟步驟SI :提供基底。 所述基底，也可稱為基片或襯底等，一般為硅材料。本實施例中所述基底為P型硅襯底，晶向為〈111〉，電阻率為15 25Qcm。步驟S2 :在所述基底內形成埋層區。本文中所述“基底內”是指由基底表面向下延伸的一定深度的區域，該區域屬于基底的一部分；“基底上”是指由基底表面向上的區域，該區域不屬于基底本身。本說明書中其他描述部分與此相類似，不再贅述。本步驟中在所述基底內形成埋層區，其目的是為后續形成源/漏做準備，因此，所述埋層區的電阻直接影響源漏寄生串聯電阻和局域互連電阻。而由于埋層區的電阻受到其摻雜濃度的影響，因此可通過增大埋層區的摻雜濃度來降低其電阻，進而可使ROM器件的CD進一步減小。現有工藝中常采用離子注入工藝在所述基底內形成埋層區，所述離子注入工藝過程中很難控制形成的埋層區的摻雜濃度，因此，傳統工藝中對埋層區的電阻不能實現很好的控制。本發明實施例摒棄傳統的離子注入工藝，采用涂源擴散工藝在所述基底內形成埋層區，具體工藝過程如下參考圖3，首先在所述基底I上形成墊氧化層2，接著在所述墊氧化層2上旋涂光刻膠層，采用具有埋層區圖案的掩膜版對所述光刻膠層進行曝光，之后顯影，進而將所述埋層區圖案轉移到所述光刻膠層中，即在所述墊氧化層2上形成具有埋層區圖案的光刻膠層3。參考圖4，以具有埋層區圖案的光刻膠層3為掩膜，采用刻蝕工藝在所述墊氧化層中形成埋層區圖案，即形成了具有埋層區圖案的墊氧化層4。之后去除所述具有埋層區圖案的光刻膠層3。參考圖5，以具有埋層區圖案的墊氧化層4為掩膜，采用涂源擴散方式在所述基底I內形成埋層區5。具體實施過程為首先將TEOS (正硅酸乙酯)溶解在水和無水乙醇中制得二氧化硅乳膠(也可采用四氯化硅在醋酸和乙醇中水解而制得)，在所述二氧化硅乳膠中通入雜質源(對于N型摻雜可選五氧化二磷作為雜質源，對于P型摻雜可選三氧化二硼作為雜質源，本實施例中選取五氧化二磷作為雜質源)，之后使所述包含雜質源的二氧化硅乳膠在乙醇溶液中稀釋，進而形成摻雜源溶液。以所述具有埋層區圖案的墊氧化層4為掩膜，將所述摻雜源溶液涂布在墊氧化層4中對應埋層區圖案的區域上，之后進行高溫擴散。所述摻雜源溶液在高溫的作用下形成磷硅玻璃，且所述磷硅玻璃在高溫的驅動下向基底I內擴散，從而在基底I內對應埋層區圖案的區域形成埋層區5。通過控制摻雜源溶液的濃度、擴散溫度以及擴散時間，可控制在基底I內形成的埋層區5的摻雜濃度及結深。本發明實施例中控制形成埋層區5中摻雜離子的劑量(或濃度)在I X IO15 5 X 1015cm_3之間，控制擴散溫度為850 1050°C，擴散時間為15 60min,控制最終形成埋層區5的結深在O. 015 μ m左右。之后去除所述具有埋層區圖案的墊氧化層4。本發明其他實施例中，也可以采用傳統的離子注入工藝形成埋層區。
步驟S3 :在所述基底內相鄰埋層區之間形成增強隔離區。參考圖6，通過離子注入工藝在所述基底I內相鄰埋層區5之間形成增強隔離區6。具體實施過程包括旋涂光刻膠層、采用相應掩膜版進行曝光、顯影、采用離子注入工藝在所述基底內形成增強隔離區。本發明實施例中所述增強隔離區6為P型摻雜區，其位于基底I內埋層區5之間，主要作用是增強相鄰埋層區5之間的隔離。步驟S4 :在所述基底的增強隔離區上形成柵極。參考圖7，首先在基底I上形成柵介質層，所述柵介質層可以為氧化硅、SrTiO3^HfO2或ZrO2等高介電常數材料；接著在所述柵介質層上沉積柵極材料層，所述柵極材料層可以為多晶硅；最后利用相應掩膜版通過光刻、刻蝕工藝在所述基底I上形成柵極7。所述柵極7位于基底I的增強隔離區6之上，即所述柵極7位于埋層區5之間，這就使得正對柵極7兩側的埋層區5分別充當該ROM器件的源區和漏區。步驟S5 :在所述基底的增強隔離區除去柵極以外的區域上形成氧化層。本步驟中通過極性氧化方式在所述基底的增強隔離區除去柵極以外的區域上形成氧化層(本發明實施例中沒有給出相應示意圖)。具體實施過程為將所述基底浸入導電溶液中(或將所述基底置于等離子體中)，向所述基底施加一定的偏壓，由于基底內存在N型摻雜的埋層區和P型摻雜的增強隔離區，而N型摻雜和P型摻雜具有不同的導電性能，因此，電子會從P型摻雜的增強隔離區流向N型摻雜的埋層區，從而使得在基底上對應P型摻雜的增強隔離區形成氧化層(該氧化層的材料為氧化硅)。需要說明的是，對于增強隔離區上存在柵極的區域，由于柵極為多晶硅材料，因此，其上不形成氧化層，故最終在所述基底的增強隔離區除去柵極以外的區域(對應圖I中摻雜埋層10和柵極線11交叉所圍成的區域)上形成氧化層。在上述極性氧化過程中，可控制氧化溫度在800°C左右，通過控制氧化時間控制最終形成的氧化層的厚度大于100A。步驟S6 :在所述基底的埋層區及柵極上形成金屬硅化物。參考圖8，利用濺射工藝在所述基底I上沉積金屬，然后對該基底I進行快速熱退火(RTA)處理，使得所述金屬與基底I上的硅反應生成金屬硅化物8，該金屬不與基底I上的氧化硅反應，因此，位于增強隔離區氧化層(圖中未示出)上的金屬可輕易地被去除，從而在所述基底I上對應沒有氧化層的區域形成了金屬硅化物8，即所述金屬硅化物8位于基底I的埋層區5及柵極7之上。
位于所述埋層區5上的金屬硅化物有利于降低埋層區5的寄生電阻，從而可降低ROM器件源漏間的串聯寄生電阻；位于所述柵極7上的金屬硅化物有利于降低ROM器件柵極的寄生電阻。所述金屬可以為Ti、Co或Ni等材料，優選的，本實施例中選取Co，形成的金屬硅化物為硅化鈷。本發明實施例為較優的方案，其他實施例中也可以僅在基底的埋層區上形成金屬硅化物。由上可知，本發明所提供的ROM器件制造方法，通過在基底的埋層區上形成金屬硅化物，所述金屬硅化物可利于降低埋層區的寄生電阻，進而可使所述ROM器件向更小尺寸的方向發展。按照本發明所提供的方法，可生產出特征尺寸為O. 18μπι的FLAT CELL ROM器件，且不會影響該ROM器件的運行速度。
除此之外，本發明所提供的ROM器件制造方法，通過涂源擴散方式在基底內形成埋層區，相比傳統工藝中采用離子注入方式在基底內形成埋層區，其優點為容易控制形成高濃度的淺結埋層區，進而可降低埋層區的電阻。再有，本發明所提供的ROM器件制造方法，通過極性氧化方式在基底的增強隔離區除去柵極以外的區域上形成氧化層，從而為后續在基底的埋層區上形成金屬硅化物奠定了基礎。實施例二上面詳細描述了本發明所提供的ROM器件制造方法，下面描述本發明所提供的ROM器件，相關之處可參見方法部分所述。參考圖8，本發明所提供的ROM器件包括基底I ;位于基底內的埋層區5 ;位于基底I內相鄰埋層區5之間的增強隔離區6 ;位于基底I上的柵極7，所述柵極7位于基底I的增強隔離區6之上；位于基底I內埋層區5上及柵極7上的金屬硅化物8。本發明實施例中位于基底I內埋層區5上的金屬硅化物8可利于降低埋層區5的寄生電阻，而由于所述埋層區5又作為該ROM器件的源區和漏區而存在，故所述埋層區5寄生電阻的減小使得所述ROM器件的源漏寄生電阻減小，進而可生產出更小尺寸(小于O. 35 μ m)的ROM器件；位于柵極7上的金屬娃化物8可利于降低柵極的寄生電阻。所述金屬硅化物8可以為Co、Ti或Ni等金屬的硅化物。本發明實施例所提供的ROM器件，可按照實施例一中ROM器件的制造方法來形成，在此不再贅述。本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，相關、相似之處可互相參考。對所公開的實施例的上述說明，使本領域專業技術人員能夠實現或使用本發明。對這些實施例的多種修改對本領域的專業技術人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發明的精神或范圍的情況下，在其它實施例中實現。因此，本發明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
權利要求
1.一種ROM器件制造方法，其特征在于，包括 提供基底； 在所述基底內形成埋層區； 在具有埋層區的基底上形成柵極； 在所述基底的埋層區上形成金屬硅化物。
2.根據權利要求I所述的方法，其特征在于，在所述基底內形成埋層區采用涂源擴散方式。
3.根據權利要求2所述的方法，其特征在于，在涂源擴散工藝過程中，摻雜離子的劑量為IXlO15 5X 1015cnT3，擴散溫度為850 1050°C，擴散時間為15 60min。
4.根據權利要求3所述的方法，其特征在于，在所述基底內形成埋層區之后，在具有埋層區的基底上形成柵極之前，還包括 在所述基底內相鄰埋層區之間形成增強隔離區。
5.根據權利要求4所述的方法，其特征在于，在具有埋層區的基底上形成柵極之后，在所述基底的埋層區上形成金屬硅化物之前，還包括 在所述基底的增強隔離區除去柵極以外的區域上形成氧化層。
6.根據權利要求5所述的方法，其特征在于，在所述基底的增強隔離區除去柵極以外的區域上形成氧化層采用極性氧化方式。
7.根據權利要求6所述的方法，其特征在于，在所述極性氧化工藝過程中，氧化溫度為800。。。
8.根據權利要求7所述的方法，其特征在于，在所述基底的埋層區上形成的金屬硅化物為硅化鈷。
9.一種ROM器件，其特征在于，包括 基底； 位于基底內的埋層區； 位于具有埋層區的基底上的柵極； 位于所述基底埋層區上的金屬硅化物。
10.根據權利要求9所述的ROM器件，其特征在于，還包括 位于所述基底內相鄰埋層區之間的增強隔離區；所述柵極位于所述基底的增強隔離區之上。
全文摘要
本發明實施例公開了一種ROM器件及其制造方法，所述方法包括提供基底；在所述基底內形成埋層區；在具有埋層區的基底上形成柵極；在所述基底的埋層區上形成金屬硅化物。本發明所提供的ROM器件制造方法，由于在所述基底的埋層區上形成了金屬硅化物，而所述金屬硅化物能夠有效地減小埋層區的寄生電阻，所述埋層區寄生電阻的減小有利于ROM器件特征尺寸的進一步減小，且不會影響所述ROM器件的運行速度。按照本發明所提供的ROM器件制造方法，能夠生產出特征尺寸為0.18μm的FLAT CELL ROM器件。
文檔編號H01L27/112GK102810516SQ20111014741
公開日2012年12月5日 申請日期2011年6月2日 優先權日2011年6月2日
發明者肖莉 申請人:無錫華潤上華半導體有限公司, 無錫華潤上華科技有限公司