專利名稱：電阻測試結構及方法
技術領域：
本發明涉及集成電路領域，尤其涉及通孔電阻測量結構及方法。
背景技術：
隨著技術的發展，集成度越來越高，集成電路內包含的晶體管越來越多，互連線的層數也從以前的三四層增加到九層甚至十層。而將這些晶體管和互連線連接在一起的接觸孔，以及將不同金屬層上的互連線連接在一起的通孔，數目急劇增加。隨著集成電路的發展，后端互連線的寄生電阻電容等電學參數成為了決定電路性能的重要因素，所以將這些互連線連接在一起的通孔也越來越重要，集成電路制造エ藝包括多個步驟，且集成電路通常包含數百萬至ー億多個通孔，任何一個通孔的失效都可能導致集成電路的功能無法達到預定要求。所以，業界對準確提取通孔電阻的要求也越來越高。通孔電阻的測量原理通常是:采用測試結構，并制作成測試芯片，然后通過測量測試結構的電阻，來最終得到通孔電阻。目前業界存在的通孔測試結構，采用一條包含有通孔和互連線的通孔鏈，測試整條通孔鏈的電阻，然后計算單個通孔電阻。這種方案得出的通孔電阻包括互連線部分的電阻，得到的通孔電阻誤差較大。
發明內容
本發明提供通孔電阻測試結構及相應方法，以提高通孔電阻的測量準確度。本發明提供的互連線測試結構包括多個子測試結構，所述子測試結構包括同一層的多個通孔和連接這些通孔的互連線，所述多個通孔和互連線構成一條通孔鏈結構；各子測試結構中，多個通孔尺寸完全一祥，互連線由上下兩層互連線組成，互連線由多個連接通孔的短線組成，上下互連線在通孔位置有重疊區域；各子測試結構之間，通孔尺寸完全一樣，通孔數量不相同，對應的互連線寬度相等，對應的互連線厚度相等，各子測試結構的總長度相等，各子測試結構的上層或下層互連線的總長度(不包含上下層互連線重疊部分)相等，上下兩層互連短線在通孔處重疊區域的面積足夠容納ー個通孔。本發明提供了采用本發明中通孔電阻測試結構計算通孔電阻的方法，包括步驟:制作包含各子測試結構的測試芯片；分別測試各子測試結構中通孔鏈的電阻；分析各子測試結構的通孔鏈電阻值與相應子測試結構通孔個數、互連線電阻以及重疊部分互連線電阻的對應關系；根據所述對應關系，列出數學方程組；選取方程組中兩個方程的所有組合，求解可得一組通孔電阻值，取所述組的平均值為通孔電阻值。采用本發明實施例的測試結構和方法，可以得到一個通孔的電阻值，而現有技術中，若要測試通孔電阻，會將部分互連線的電阻也加入到通孔電阻中，因此，與現有技術相比，采用本發明實施例提供的測試結構及方法，可以提高通孔電阻的準確度。
圖1、圖2、圖3為本發明實施例中各子測試結構的結構示意 圖4為本發明實施例提出的通孔電阻測量方法流程 圖5為本發明實施例中測試結構局部放大的示意圖。
具體實施例方式針對背景技術提及的問題，本發明實施例提出下述通孔測試結構及相應計算方法，以消除現有測試結構中互連線部分電阻對通孔電阻的影響，提高了測試通孔電阻的準確度。圖1為本發明實施例中測試結構示意圖，本發明實施例提出的通孔電阻測試結構及方法包括:
所述測試結構包括多個子測試結構10、20、30 ；
所述子測試結構10包括上層互連線101、通孔102和下層互連線103，所述子測試結構10中互連線101、103通過通孔102相連，且互連線101和103在通孔所在處有重疊區域，重疊區域的面積足以容納ー個通孔；
所述子測試結構20包括上層互連線201、通孔202和下層互連線203，所述子測試結構20中互連線201、203通過通孔202相連，且互連線201和203在通孔所在處有重疊區域，重疊區域的面積足以容納ー個通孔；
所述子測試結構30包括上層互連線301、通孔302和下層互連線303，所述子測試結構30中互連線301、303通過通孔302相連，且互連線301和303在通孔所在處有重疊區域，重疊區域的面積足以容納ー個通孔；
子測試結構10中，所有通孔102的尺寸一祥，所有上層互連線101的寬度和厚度分別相等，所有下層互連線103的寬度和厚度分別相等；
子測試結構20中，所有通孔202的尺寸一祥，所有上層互連線201的寬度和厚度分別相等，所有下層互連線203的寬度和厚度分別相等；
子測試結構30中，所有通孔302的尺寸一祥，所有上層互連線301的寬度和厚度分別相等，所有下層互連線303的寬度和厚度分別相等；
各子測試結構之間，通孔102、202、302的個數彼此都不相同；
各子測試結構之間，上層互連線101、201、301的寬度和厚度對應相等；
各子測試結構之間，下層互連線103、203、303的寬度和厚度對應相等；
各子測試結構之間，測試結構通孔鏈的總長度104、204、304相等；
各子測試結構之間，測試結構10的上層互連線101的長度之和、測試結構20的上層互連線201的長度之和以及測試結構30的上層互連線301的長度之和相等；
各子測試結構之間，測試結構10的下層互連線103的長度之和、測試結構20的下層互連線203的長度之和以及測試結構30的下層互連線303的長度之和相等。可選的，各子測試結構形成的通孔鏈可以做成各種形狀，以達到各種目的，做成蜿蜒曲折形狀，可以調整金屬密度，減小エ藝波動。可選的，各子測試結構可以融入到其他測試結構當中，可以把所述各子測試結構放入到comb meander結構中。下面以包括3個子測試結構，通孔數分別為n，m,k的測試結構為例，給出基于本發明實施例提出的通孔電阻測試結構，測量通孔電阻的方案。圖2為本發明實施例提出的通孔電阻測試方法流程圖，結合該圖，本發明實施例提出的通孔電阻測量方法包括步驟:
步驟I，制作包含各子測試結構的測試芯片。步驟2，測試各子測試結構中整條通孔鏈的電阻。步驟3，分析所測電阻與相應子測試結構通孔單元內的通孔個數的對應關系，其對應關系為:
權利要求
1.一種通孔電阻測試結構，其特征在于，包括: 多個子測試結構，所述子測試結構包括同一層的多個通孔和連接這些通孔的互連線，所述多個通孔和互連線構成一條通孔鏈結構；其中， 各子測試結構中，多個通孔尺寸完全一祥； 各子測試結構中，互連線由上下兩層互連線組成； 各子測試結構中，互連線由多個連接通孔的短線組成； 各子測試結構中，上下互連線在通孔位置有重疊區域。
2.如權利要求1所述的通孔電阻測試結構，其特征在于，各子測試結構之間，通孔數量不相同。
3.如權利要求1所述的通孔電阻測試結構，其特征在于，各子測試結構之間，對應的互連線寬度相等。
4.如權利要求1所述的通孔電阻測試結構，其特征在于，各子測試結構之間，對應的互連線厚度相等。
5.如權利要求1所述的通孔電阻測試結構，其特征在于，各子測試結構之間，各子測試結構的總長度相等。
6.如權利要求1所述的通孔電阻測試結構，其特征在于，各子測試結構之間，各子測試結構的上層或下層互連線的總長度(不包含上下層互連線重疊部分)相等。
7.如權利要求1所述的通孔電阻測試結構，其特征在于，各子測試結構之間，上下兩層互連短線在通孔處重疊區域的面積足夠容納ー個通孔。
8.ー種采用權利要求1中所述的測試結構，測量互連線通孔電阻的方法，其特征在干，包括: 制作包含各子測試結構的測試芯片； 分別測試各子測試結構中通孔鏈的電阻； 分析各子測試結構的通孔鏈電阻值與相應子測試結構通孔個數、互連線電阻以及重疊部分互連線電阻的對應關系； 根據所述對應關系，列出數學方程組； 選取方程組中兩個方程的所有組合，求解可得一組通孔電阻值，取所述組的平均值為通孔電阻值。
9.如權利要求9所述的方法，其特征在于，所述對應關系為:
10.其中，、ち、馬、…乓分別代表所述第1、2、3、一i個子測試結構的通孔鏈電阻測試值パ表示第一個子測試結構中通孔的個數，表示第二個子測試結構中通孔的個數，是表示第三個子測試結構中通孔的個數，啊表示子測試結構I的上、下層互連線重疊次數超過測試結構2后再出現重疊時，子測試結構2的互連線正好在這個長度上是上層互連線的個數，表示子測試結構I的上、下層互連線重疊次數超過測試結構2后再出現重疊時，子測試結構2的互連線正好在這個長度上是下層互連線的個數，A表示子測試結構2的上、下層互連線重疊次數超過測試結構3后再出現重疊時，子測試結構3的互連線正好在這個長度上是上層互連線的個數，ち表示子測試結構2的上、下層互連線重疊次數超過測試結構3后再出現重疊時，子測試結構3的互連線正好在這個長度上是下層互連線的個數；み代表所述第一個子測試結構中互連線部分的電阻值；代表所述子測試結構中通孔、上層及下層互連線重疊部分所對應上層互連線的電阻，R如代表所述子測試結構中通孔、上層及下層互連線重疊部分所對 應下層互連線的電阻。
全文摘要
本發明提出了一種通孔電阻的測試結構和方法，該測試結構包括至少兩個子測試結構，所述子測試結構是一條通孔鏈，所述子測試結構包括有多個通孔及連接各通孔的互連線，所述通孔連通上下兩層相鄰的金屬層，所述互連線由位于相鄰兩金屬層上的互連線組成，且上下兩層互連線在通孔連接處有重疊區域，所述各子測試結構有相同的長度，所述各子測試結構有不同的通孔數量，且所述各子測試結構中連接各個通孔的上層(下層)互連線總長度相等。
文檔編號H01L23/544GK103137606SQ20111039762
公開日2013年6月5日 申請日期2011年12月5日 優先權日2011年12月5日
發明者魏泰, 秦曉靜, 程玉華 申請人:上海北京大學微電子研究院