深通孔電阻的測試結構及測試方法
【專利摘要】本發明公開了一種深通孔電阻的測試結構，包括：四個位于襯底埋層兩側穿通隔離層連接襯底埋層的深通孔，介電質隔離硅片表面與第一層金，所述各深通孔通過第一層金屬連接測試結構至測試焊點，形成六各測試端口分別連接激勵線、激勵線、檢測線、檢測線、檢測線和檢測線。本發明還提供了利用所述測試結構測試深通孔電阻和襯底寄生等效電阻的測試方法。本發明的深通孔電阻的測試結構及測試方法通過施加一次激勵電流，能分別檢測出兩端深通孔的電阻與襯底埋層電阻間的電壓降和襯底埋層電阻的電壓降，經過一次計算即能精確解出深通孔電阻和襯底寄生等效電阻。
【專利說明】深通孔電阻的測試結構及測試方法
【技術領域】
[0001] 本發明涉及集成電路制造領域，特別是涉及一種深通孔電阻的測試結構；本發明 還涉及利用所述深通孔電阻的測試結構進行深通孔電阻測試的測試方法。
【背景技術】
[0002] 深通孔技術用于連接硅片底部埋層與硅片表面金屬，用以降低硅片底部埋層引出 電阻及縮小單器件面積，從而節約芯片面積，減少器件寄生電容等不良效應。由于深通孔所 連接的硅片底層區域可使深通孔任意兩點短接，常規測試結構在深通孔的在線工藝監控中 不能做到精確量化或精確量化造成在線測試時間損耗。
[0003] 如圖1所示測試結構為使用常規注入層的電阻監控結構監控深通孔電阻的測試 結構截面圖。該測試結構使用1〇〇深通孔穿通102隔離層以連接103襯底埋層，在103襯底 埋層兩端各使用1個100深通孔連接，從而形成一個完整通路；101為硅片表面與第一層金 屬間的介電質層。其中，100深通孔為本發明需要精確測量的電阻；102隔離層可為外延層 或場氧隔離層，用以隔絕硅片表面與103襯底埋層；103襯底埋層為本發明需要測量深通孔 100電阻引出的硅片深層注入層；101介電質層可為硼磷硅玻璃（BPSG)或磷硅玻璃（PSG)等 等；104為第一層金屬層。圖2所示，為上述測試結構俯視圖；圖3所示，為上述測試結構等 效電路圖。
[0004] 使用此結構測試該深通孔電阻的測試方法為，采用定電流測電壓法或定電壓測電 流法,通過測試端口 1和測試端口 2,以測得103兩端深通孔電阻（Reiwu_和Reiwu_)與 襯底埋層電阻（R W/iSl(l3)的串聯電阻。更為精確的，使用kevin電阻測試方法，通過測試端口 1、測試端口 2、測試端口 3和測試端口 4,可進一步精確測得103兩端深通孔電阻1QQa 和R?l?uc?b)與襯底埋層電阻的串聯電阻。但該方法無法分離深通孔電阻與襯底 埋層電阻，從而無法精確量化該電阻。
[0005] 如圖4所示，一種用于精確量化深通孔電阻的常規測試結構。
[0006] 該測試結構使用兩個并聯100深通孔穿通102隔離層以連接103襯底埋層，在103 襯底埋層兩端各使用2個并聯100深通孔進行連接，該2個并聯100深通孔使用金屬進行 連接，從而形成一個完整通路；101為硅片表面與第一層金屬間的介電質層。其中，100深通 孔為本發明需要精確測量的電阻；102隔離層可為外延層或場氧隔離層，用以隔絕硅片表 面與103襯底埋層；103襯底埋層為本發明需要測量深通孔100電阻引出的硅片深層注入 層；101介電質層可為硼磷硅玻璃（BPSG)或磷硅玻璃（PSG)等等；104為第一層金屬層。圖 5所示，為上述測試結構俯視圖；圖6所示，為上述測試結構等效電路圖。
[0007] 使用此結構測試該深通孔電阻的測試方法為，采用定電流測電壓法或定電壓測電 流法，通過測試端口 1和測試端口 2,以測得兩端各2個并聯深通孔電阻1(Kla和 Λ1_)與襯底埋層電阻（Rttlm)的串聯電阻。更為精確的，使用kevin電阻測試方法，通過 測試端口 1、測試端口 2、測試端口 3和測試端口 4,可進一步精確測得兩端各2個并聯深通 孔電阻（R接觸孔ι_和R _孔lCICIb )與襯底埋層電阻的串聯電阻。
[0008] 結合圖1測試結構，可將兩次測試結果精確解出深通孔的電阻及襯底埋層寄生電 阻。對于該常規測試方法，并不一定需要兩個測試結構，如圖1及圖4測試結構。可將圖1 測試結構與圖4測試結構合并作為一個測試結構進行設計，但測試方法及原理沒有改變， 這里不再贅述。
[0009] 常規的第二種測試深通孔電阻的結構構及方法，需要使用兩個測試結構或一個等 效測試結構，但測試需要分兩步進行，進而進行方程求解以得出深通孔電阻，會造成在線工 藝監控測試時間的損耗。
【發明內容】
[0010] 本發明要解決的技術問題是提供一種通過施加一次激勵電流經過一次計算即能 精確求解出深通孔電阻的深孔電阻測試結構；
[0011] 本發明解決的另一技術問題是提供一種通過施加一次激勵電流經過一次計算即 能精確求解出襯底寄生等效電阻的深孔電阻測試結構；
[0012] 本發明還提供了利用所述測試結構測試深通孔電阻和襯底寄生等效電阻的測試 方法。
[0013] 為解決上述技術問題，本發明深通孔電阻的測試結構，包括：四個位于襯底埋層 103兩側穿通隔離層102連接襯底埋層103的深通孔100 ;介電質層101隔離硅片表面與第 一層金屬104,所述各深通孔100通過第一層金屬104連接測試結構至測試焊點，形成六各 測試端口分別連接激勵線F1、激勵線F2、檢測線S1、檢測線S2、檢測線S3和檢測線S4。
[0014] 其中，所述介電質層101為硼磷硅玻璃或磷硅玻璃，所述隔離層102為外延層或場 氧隔離層。
[0015] 一種利用所述測試結構測試深通孔電阻的測試方法，包括：
[0016] a)在測試端口 1和測試端口 4即在激勵線F1和激勵線F2間施加激勵電流I，激 勵電流通過兩端深通孔103的電阻和ReiwU(l(lb與襯底埋層電阻R w；iSl(l3 ;
[0017] b)在測試端口 2和測試端口 3即使用檢測線S1和檢測線S2檢測出激勵電流I在 兩端深通孔103的電阻和與襯底埋層電阻間的電壓降U ;
[0018] c)同時在測試端口 5和測試端口 6即使用檢測線S3和檢測線S4檢測端點A和端 點B間即襯底埋層電阻R_1(l3間的電壓降U2=V1-V2 ;
【權利要求】
1. 一種深通孔電阻的測試結構，其特征是，包括：四個位于襯底埋層（103)兩側穿通隔 離層（102)連接襯底埋層（103)的深通孔（100);介電質層（101)隔離硅片表面與第一層金 屬（104)，所述各深通孔（100)通過第一層金屬（104)連接測試結構至測試焊點，形成六各 測試端口分別連接激勵線（F1)、激勵線（F2)、檢測線（S1)、檢測線（S2)、檢測線（S3)和檢 測線（S4)。
2. 如權利要求1所述的深通孔電阻的測試結構，其特征是：所述介電質層（101)為硼磷 硅玻璃或磷硅玻璃，所述隔離層（102)為外延層或場氧隔離層。
3. -種利用權利要求1所述測試結構測試深通孔電阻的測試方法，其特征是，包括： a) 在測試端口 1和測試端口 4即在激勵線F1和激勵線F2間施加激勵電流I，激勵電 流通過兩端深通孔（103)的電阻（R_WUTOa和與襯底埋層電阻（R w；iSl(l3); b) 在測試端口 2和測試端口 3即使用檢測線S1和檢測線S2檢測出激勵電流I在兩端 深通孔（103)的電阻（R接觸孔和R接觸孔與襯底埋層電阻（Rw；iSl(l3)間的電壓降U ; c) 同時在測試端口 5和測試端口 6即使用檢測線S3和檢測線S4檢測端點A和端點B 間即襯底埋層電阻（Rw底1Q3)間的電壓降U2=V1-V2 ; R 襯底 ki3=U2/I ; R接觸孔i〇〇a=R接觸孔 i〇〇b= (U/I_R襯底 103) /2=(U_U2)/I/2。
4. 如權利要求3所述深通孔電阻的測試方法，其特征是： 步驟C)可采用以下步驟替換 d) 同時在測試端口 5即使用檢測線S3檢測電壓，S3檢測出的電壓降為端點A電壓VI， 定義S3檢測線相對S1檢測線間電壓值為U3 ; R 接觸孔 100a=U3/l ; R 襯底 i〇3=U/I~R 接觸孔 i〇〇b_R 接觸孔 i〇〇a=_U/I_2*R 接觸孔 100a=U/I_2*U3/I。
【文檔編號】H01L21/66GK104157584SQ201310178419
【公開日】2014年11月19日 申請日期:2013年5月15日 優先權日:2013年5月15日
【發明者】蘇慶, 張強, 張競堯 申請人:上海華虹宏力半導體制造有限公司